一种高能效高速并行LDPC编码方法及编码器技术

本发明专利技术公开了一种高能效高速并行LDPC编码方法及编码器，所述编码方法包括：将输入的串行或并行信息序列，按照准循环LDPC码循环移位子矩阵大小分为多段，并转换为全并行数据模式；对分段信息序列进行循环移位；根据循环移位子矩阵第一列中非零元素的位置，选择相应位置的信息比特；将多段选择后的信息比特进行合并；采用流水线处理方式将合并后的信息比特进行模二累加，得到相应的校验比特；将串行校验比特转换为全并行数据模式；输出编码结果。本发明专利技术根据生成矩阵中非零元素位置，对信息序列先进行比特选择，然后再进行编码计算，能够有效避免无效信息比特的运算，减少编码计算所需的运算数，从而显著降低编码器的整体硬件资源消耗。消耗。消耗。

【技术实现步骤摘要】
一种高能效高速并行LDPC编码方法及编码器


[0001]本专利技术涉及卫星超高速信息传输、信道编码
，特别涉及一种高能效高速并行LDPC编码方法及编码器。

技术介绍

[0002]随着天基信息港、卫星互联网、分布式星群等技术的快速发展，星间、星地数据传输的需求急剧上升。空间通信载荷资源受限与高速、大容量通信需求直接的矛盾日益突出，如何在平台资源、体积、功耗严格受约束的前提下开展高性能信号处理理论和实现技术研究，具有重要的应用价值。
[0003]低密度奇偶校验(LDPC,low density parity check)码具有可逼近香农限的纠错能力，是保障通信可靠性的重要手段，在深空探测、卫星通信等领域得到了广泛应用。借助校验矩阵的稀疏特性，LDPC译码可得到高效的实现，但其生成矩阵往往没有规律性，导致编码复杂度很高。准循环LDPC码作为一种结构化的LDPC码，较好地解决了这一问题。其校验矩阵和生成矩阵由大小相同的循环移位子矩阵构成，便于硬件实现。目前，国际空间数据系统咨询委员会(CCSDS,consultative committee for space date system)制定的深空通信和近地通信标准中均采用此类LDPC码。
[0004]为设计符合超高速通信需求的LDPC编码器，需采用高并行度的实现方法。准循环LDPC(N,K)码的生成矩阵可表示为G＝[I|P]的形式，其中I表示单位矩阵，由k
×
k个单位矩阵I
m
×
m
组成；部分校验矩阵P由m
×
m维的循环矩阵B
ij
(1≤i≤k,1≤j≤n
‑
k)组成；因此码字长度为N＝n
·
m，其中信息位长度为K＝k
·
m。编码过程为C1×
N
＝u1×
K
·
G
K
×
N
，利用子矩阵的结构特性，可将信息序列分段然后采用移位寄存器累加单元实现多路并行编码。但由于编码矩阵P的非稀疏特性，并行编码过程中存在硬件资源占用多、功耗大等问题。
[0005]现有技术中，国内Li等提出了一种生成矩阵的推导公式，由此设计出基于移位寄存器累加(shift register adder accumulator，SRAA)方法的准循环LDPC码的编码器架构，可实现结构简单、低复杂度的编码器。但是，串行SRAA编码器处理时延大、吞吐量低，不适用于高速设计；并行SRAA编码器使用的寄存器太大，消耗资源多，应用受限。张仲明等人针对并行SRAA结构组帧延时大的问题提出了改进，不需一帧数据完全采集到就可进行编码，但是编码器受限于LDPC码准循环矩阵尺寸的整数因子分解情况，当阶数为素数时，就不可以使用这种方法进行编码。以上编码方案都是基于SRAA编码方法及其改进。因此，研究设计一种低复杂度、高能效的LDPC编码方法具有重要的应用价值。

技术实现思路

[0006]本专利技术的目的在于提供一种高能效高速并行LDPC编码方法及编码器，在信息序列与生成矩阵的相乘运算过程中，根据生成矩阵P矩阵部分非零元素的位置选择出相应的信息比特进行处理，从而达到降低编码实现复杂度的目的。
[0007]为解决上述技术问题，本专利技术的实施例提供如下方案：
[0008]一方面，提供了一种高能效高速并行LDPC编码方法，包括以下步骤：
[0009]将输入的串行或并行信息序列，按照准循环LDPC码循环移位子矩阵大小分为多段，并转换为全并行数据模式；
[0010]对分段信息序列进行循环移位；
[0011]根据循环移位子矩阵第一列中非零元素的位置，选择相应位置的信息比特；
[0012]将多段选择后的信息比特进行合并；
[0013]采用流水线处理方式将合并后的信息比特进行模二累加，得到相应的校验比特；
[0014]将串行校验比特转换为全并行数据模式；
[0015]输出编码结果。
[0016]优选地，所述编码方法具体包括：
[0017]将输入的信息序列按照循环移位子矩阵的大小分成k段u＝{u1,u2,
…
,u
k
}，其中u
i
＝{u
(i
‑
1)m+1
,u
(i
‑
1)m+2
,
…
,u
im
}，1≤i≤k；
[0018]将生成矩阵中的P矩阵划分为循环移位子矩阵B
ij
(1≤i≤k，1≤j≤n
‑
k)，校验位分段表示为：V＝{V1,V2,
…
,V
n
‑
k
}且V
j
＝{v
(j
‑
1)m+1
,v
(j
‑
1)m+2
,
…
,v
jm
}，其计算过程表示为：
[0019]重复上述过程得到所有校验向量V
j
(j＝1,2,
…
,n
‑
k)，则编码输出为{u,V1,V2,
…
,V
n
‑
k
}。
[0020]优选地，所述校验向量计算过程包括：
[0021]逐项计算u
i
·
B
ij
:
[0022]取B
ij
矩阵中的第一列从这个m
×
1向量中找出b
ij
非零元素的位置集合其中β
l
(1≤l≤d
ij
)表示第l个非零元素的位置，d
ij
表示b
ij
中非零元素的数量；
[0023]根据位置集合λ
ij
选择u
i
中的有效比特{u
i
(β
l
),β
l
∈λ
ij
}，对其模二累加求和得到等效于计算u
i
·
b
ij
；
[0024]对第i段信息序列u
i
进行循环移位，得到共计m
‑
1个信息向量，利用上述步骤得到h
ij
(1),h
ij
(2),
…
,h
ij
(m
‑
1)，并得到h
ij
＝{h
ij
(0),h
ij
(1),
…
,h
ij
(m
‑
1)}＝u
i
·
B
ij
；
[0025]计算所有的h
ij
(i＝1,2,
…本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高能效高速并行LDPC编码方法，其特征在于，包括以下步骤：将输入的串行或并行信息序列，按照准循环LDPC码循环移位子矩阵大小分为多段，并转换为全并行数据模式；对分段信息序列进行循环移位；根据循环移位子矩阵第一列中非零元素的位置，选择相应位置的信息比特；将多段选择后的信息比特进行合并；采用流水线处理方式将合并后的信息比特进行模二累加，得到相应的校验比特；将串行校验比特转换为全并行数据模式；输出编码结果。2.根据权利要求1所述的高能效高速并行LDPC编码方法，其特征在于，所述编码方法具体包括：将输入的信息序列按照循环移位子矩阵的大小分成k段u＝{u1,u2,
…
,u
k
}，其中u
i
＝{u
(i
‑
1)m+1
,u
(i
‑
1)m+2
,
…
,u
im
}，1≤i≤k；将生成矩阵中的P矩阵划分为循环移位子矩阵B
ij
(1≤i≤k，1≤j≤n
‑
k)，校验位分段表示为：V＝{V1,V2,
…
,V
n
‑
k
}且V
j
＝{v
(j
‑
1)m+1
,v
(j
‑
1)m+2
,
…
,v
jm
}，其计算过程表示为：重复上述过程得到所有校验向量V
j
(j＝1,2,
…
,n
‑
k)，则编码输出为{u,V1,V2,
…
,V
n
‑
k
}。3.根据权利要求2所述的高能效高速并行LDPC编码方法，其特征在于，所述校验向量计算过程包括：逐项计算u
i
·
B
ij
:取B
ij
矩阵中的第一列从这个m
×
1向量中找出b
ij
非零元素的位置集合其中β
l
(1≤l≤d
ij
)表示第l个非零元素的位置，d
ij
表示b
ij
中非零元素的数量；根据位置集合λ
ij
选择u
i
中的有效比特{u
i
(β
l
),β
l
∈λ
ij
}，对其模二累加求和得到等效于计算u
i
·
b
ij
；对第i段信息序列u
i
进行循环移位，得到共计m
‑
1个信息向量，利用上述步骤得到h
ij
(1),h
ij
(2),
…
,h
ij
(m
‑
1)，并得到h
ij
＝{h
ij
(0),h
ij
(1),
…
,h
ij
(m
‑
1)}＝u
i
·
B
ij
；计算所有的h
ij
(i＝1,2,
…
,k)，对向量h
ij
进行模二累加，即得到相应的校验向量4.一种高能效高速并行LDPC编码器，其特征在于，包括：数据预处理模块，用于将输入...

【专利技术属性】
技术研发人员：李林涛，罗裕全，戴晓明，
申请(专利权)人：北京科技大学，
类型：发明
国别省市：