一种高链路预算的芯片射频指标测试方法及系统技术方案

本发明专利技术涉及到芯片测试领域，尤其涉及一种高链路预算的芯片射频指标测试方法及系统。方法具体包括：步骤S1，设置衰减链路；步骤S2，根据链路衰减预算调节衰减链路；步骤S3，待测芯片通过调节后的衰减链路将第一射频信号发射至标准芯片；步骤S4，标准芯片根据第一射频信号，生成第二射频信号并通过衰减链路反馈至待测芯片；步骤S5，根据第一射频信号、第二射频信号和链路衰减预算获取待测芯片的射频指标测试结果。本发明专利技术的技术方案有益效果在于：提供一种高链路预算的芯片射频指标测试方法及系统，通过待测芯片与标准芯片之间的通信获取射频指标测试结果，能够在满足高链路预算的同时，降低经济成本，简化测试流程，便于产业化生产。产。产。

【技术实现步骤摘要】
一种高链路预算的芯片射频指标测试方法及系统


[0001]本专利技术涉及到芯片测试领域，尤其涉及一种高链路预算的芯片射频指标测试方法及系统。

技术介绍

[0002]现有技术中，针对RF(Radio Frequency，射频)芯片的测试，主要采用对应的仪器进行RF指标测试，比如信号源测试接收灵敏度，频谱仪测试发射功率等指标，然而这种测试，不仅早期测试投入大，测试成本较高，而且自动化系统的开发难度也较大。

技术实现思路

[0003]针对现有技术中存在的上述问题，现提供一种高链路预算的芯片射频指标测试方法及系统。
[0004]一种高链路预算的芯片射频指标测试方法，包括：
[0005]步骤S1，提供一待测芯片以及一标准芯片，所述待测芯片和所述标准芯片之间设置衰减链路；
[0006]步骤S2，获取链路衰减预算，并根据所述链路衰减预算调节所述衰减链路；
[0007]步骤S3，所述待测芯片通过调节后的所述衰减链路将第一射频信号发射至所述标准芯片；
[0008]步骤S4，所述标准芯片根据所述第一射频信号，生成第二射频信号并通过所述衰减链路反馈至所述待测芯片；
[0009]步骤S5，根据所述第一射频信号、所述第二射频信号和所述链路衰减预算获取所述待测芯片的射频指标测试结果。
[0010]优选的，于所述标准芯片外还设置一屏蔽箱；
[0011]所述步骤S3，所述待测芯片通过所述衰减链路、所述屏蔽箱将第一射频信号发射至所述标准芯片；
[0012]所述步骤S4，所述标准芯片根据所述第一射频信号，生成所述第二射频信号并通过所述屏蔽箱、所述衰减链路反馈至所述待测芯片。
[0013]优选的，所述衰减链路包括一第一固定衰减链路、可调衰减链路以及第二固定衰减链路；
[0014]所述步骤S3中，所述待测芯片依次通过所述第一固定衰减链路、所述可调衰减链路以及所述第二固定衰减链路，将第一射频信号发射至所述标准芯片；
[0015]所述步骤S4中，所述标准芯片生成所述第二射频信号并依次通过所述第二固定衰减链路、所述可调衰减链路以及所述第一固定衰减链路反馈至所述待测芯片。
[0016]优选的，所述链路衰减预算大于160dB。
[0017]优选的，所述第一固定衰减链路的衰减大于60dB，小于所述待测芯片和所述第一固定衰减链路之间的隔离度；
[0018]所述第二固定衰减链路的衰减大于60dB，小于所述标准芯片和所述第二固定衰减链路之间的隔离度。
[0019]优选的，所述射频指标测试结果包括接收灵敏度；
[0020]所述步骤S5包括：
[0021]将所述第二射频信号减去所述链路衰减预算，获取所述待测芯片的接收灵敏度。
[0022]优选的，所述射频指标测试结果包括发射功率；
[0023]所述步骤S5包括：
[0024]将所述第一射频信号与预设的校验信号进行匹配分析，获取所述待测芯片的发射功率。
[0025]优选的，还包括：
[0026]步骤S6，提供一上位机，所述上位机显示所述射频指标测试结果。
[0027]一种高链路预算的芯片射频指标测试系统，包括：
[0028]一待测芯片，用于发送第一射频信号；
[0029]一标准芯片，用于根据所述第一射频信号，生成第二射频信号；
[0030]衰减链路，设置在所述待测芯片与所述标准芯片之间，用于根据预设的链路衰减预算进行调节，将所述第一射频信号通过调节后的所述衰减链路发射至所述标准芯片，以及将所述第二射频信号反馈至所述待测芯片；
[0031]一获取单元，用于根据所述第一射频信号、所述第二射频信号和所述链路衰减预算获取所述待测芯片的射频指标测试结果。
[0032]优选的，所述衰减链路包括一第一固定衰减链路、可调衰减链路以及第二固定衰减链路；
[0033]所述待测芯片依次通过所述第一固定衰减链路、所述可调衰减链路以及所述第二固定衰减链路，将第一射频信号发射至所述标准芯片；
[0034]所述标准芯片生成所述第二射频信号并依次通过所述第二固定衰减链路、所述可调衰减链路以及所述第一固定衰减链路反馈至所述待测芯片。
[0035]本专利技术的技术方案有益效果在于：提供一种高链路预算的芯片射频指标测试方法及系统，通过待测芯片与标准芯片之间的通信获取射频指标测试结果，能够在满足高链路预算的同时，降低经济成本，简化测试流程，便于产业化生产。
附图说明
[0036]图1为本专利技术优选实施方式中，芯片射频指标测试方法的流程示意图；
[0037]图2为本专利技术优选实施方式中，芯片射频指标测试系统的结构示意图；
[0038]图3为本专利技术优选实施方式中，于标准芯片外设置屏蔽箱时，芯片射频指标测试方法的流程示意图；
[0039]图4为本专利技术优选实施方式中，衰减链路包括第一固定衰减链路、可调衰减链路以及第二固定衰减链路时，芯片射频指标测试方法的流程示意图；
[0040]图5为本专利技术优选实施方式中，获取接收灵敏度的芯片射频指标测试方法的流程示意图；
[0041]图6为本专利技术优选实施方式中，获取发射功率的芯片射频指标测试方法的流程示
意图；
[0042]图7为本专利技术优选实施方式中，显示射频指标测试结果的芯片射频指标测试方法的流程示意图。
具体实施方式
[0043]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0044]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。
[0045]下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。
[0046]一种高链路预算的芯片射频指标测试方法，如图1所示，包括：
[0047]步骤S1，提供一待测芯片以及一标准芯片，待测芯片和标准芯片之间设置衰减链路；
[0048]步骤S2，获取链路衰减预算，并根据链路衰减预算调节衰减链路；
[0049]步骤S3，待测芯片通过调节后的衰减链路将第一射频信号发射至标准芯片；
[0050]步骤S4，标准芯片根据第一射频信号，生成第二射频信号并通过衰减链路反馈至待测芯片；
[0051]步骤S5，根据第一射频信号、第二射频信号和链路衰减预算获取待测芯片的射频指标测试结果。
[0052]具体地，考虑到现有技术中采用仪器进行射频指标的测试，导致测试成本较高的问题，如图1所示，本专利技术提供一种高链路预算的芯片射频指标测试方法，如图2所示，待测芯片1和标准芯片2之间设置衰减链路，根据预先设置的链路衰减预算，调节衰减链路，随后控制待测芯片1将第一射频信号通过衰减链路发射至标准芯片2，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高链路预算的芯片射频指标测试方法，其特征在于，包括：步骤S1，提供一待测芯片以及一标准芯片，所述待测芯片和所述标准芯片之间设置衰减链路；步骤S2，获取链路衰减预算，并根据所述链路衰减预算调节所述衰减链路；步骤S3，所述待测芯片通过调节后的所述衰减链路将第一射频信号发射至所述标准芯片；步骤S4，所述标准芯片根据所述第一射频信号，生成第二射频信号并通过所述衰减链路反馈至所述待测芯片；步骤S5，根据所述第一射频信号、所述第二射频信号和所述链路衰减预算获取所述待测芯片的射频指标测试结果。2.根据权利要求1所述的一种高链路预算的芯片射频指标测试方法，其特征在于，于所述标准芯片外还设置一屏蔽箱；所述步骤S3，所述待测芯片通过所述衰减链路、所述衰减箱将第一射频信号发射至所述标准芯片；所述步骤S4，所述标准芯片根据所述第一射频信号，生成所述第二射频信号并通过所述衰减箱、所述衰减链路反馈至所述待测芯片。3.根据权利要求1所述的一种高链路预算的芯片射频指标测试方法，其特征在于，所述衰减链路包括一第一固定衰减链路、可调衰减链路以及第二固定衰减链路；所述步骤S3中，所述待测芯片依次通过所述第一固定衰减链路、所述可调衰减链路以及所述第二固定衰减链路，将第一射频信号发射至所述标准芯片；所述步骤S4中，所述标准芯片生成所述第二射频信号并依次通过所述第二固定衰减链路、所述可调衰减链路以及所述第一固定衰减链路反馈至所述待测芯片。4.根据权利要求3所述的一种高链路预算的芯片射频指标测试方法，其特征在于，所述链路衰减预算大于160dB。5.根据权利要求4所述的一种高链路预算的芯片射频指标测试方法，其特征在于，所述第一固定衰减链路的衰减大于60dB，小于所述待测芯片和所述第一固定衰减链路之间的隔离度；...

【专利技术属性】
技术研发人员：郭宁敏，邸庆祥，陶宏，
申请(专利权)人：上海磐启微电子有限公司，
类型：发明
国别省市：