一种晶圆及测试板卡制造技术

本申请提供一种晶圆及测试板卡，有利于降低CP测试中测试板卡所产生的插损。其中晶圆包括多个测试单元；针对其中的任一测试单元，该测试单元包括功能电路和辅助电路，在CP测试中，可以由测试板卡将功能电路的第一输出端与辅助电路的第二输入端连接，将功能电路的第一输入端和辅助电路的第二输出端连接。本申请实施例有利于降低测试板卡中探针的长度，从而有利于降低测试板卡产生的插损，而且还有利于降低测试成本。

【技术实现步骤摘要】
一种晶圆及测试板卡
本申请涉及芯片制造
，尤其涉及一种晶圆及测试板卡。
技术介绍
随着芯片集成度和复杂度的提高，芯片的封装成本也日益提升。为了节省不合格芯片浪费掉的封装成本，一般需要在对裸片(die)进行封装之前，先对裸片上的功能电路进行检测。在确定功能电路的功能正常后，再对裸片进行封装。目前，可以使用测试板卡对裸片进行检测，测试板卡中设置有多个芯片测试(chipprobing，CP)探针。在测试过程中，可以将测试板卡的多个CP探针分别与功能电路的输入端和输出端连接，功能电路可以从输出端输出测试信号，测试信号经测试板卡传输后返回功能电路的输入端，功能电路进而可以根据输入端接收到的测试信号完成功能检测。然而，在功能电路输出的测试信号为高速信号时，测试板卡会产生较大的插损，致使测试板卡反馈给功能电路的测试信号衰减严重，从而对功能检测的准确性产生不利影响。因此，现有的裸片测试技术还有待进一步研究。
技术实现思路
有鉴于此，本申请提供一种晶圆及测试板卡，用于降低测试板卡产生的插损。第一方面，本申请实施例提供一种晶圆，包括：多个测试单元；针对其中的任一测试单元，该测试单元包括功能电路和辅助电路，且功能电路与辅助电路之间为断路。其中，功能电路包括第一输入端和第一输出端，辅助电路包括第二输入端和第二输出端；功能电路可以通过第一输出端输出测试信号；辅助电路可以通过第二输入端接收功能电路输出的测试信号，并通过第二输出端将测试信号反馈给功能电路；功能电路，还可以通过第一输入端接收测试信号，根据接收到的测试信号进行功能检测。在CP测试过程中，需要由测试板卡将功能电路的第一输出端与辅助电路的第二输入端连接，将功能电路的第一输入端和辅助电路的第二输出端连接。也就是说，测试板卡和辅助电路构成了测试回路。其中，测试板卡可以通过探针将辅助电路和功能电路电连接，该电连接的长度(也就是探针的长度)并不受功能电路结构的限制。则，即使功能电路中第一输入端与第一输出端之间的直线距离过大，也并不会增大探针的长度。因此，本申请实施例有利于降低测试板卡中探针的长度，从而有利于降低测试板卡产生的插损，进而有利于降低测试回路的插损。而且，目前的一些CP测试的方案中，为了抑制插损，测试板卡需要使用高质量的探针。而在本申请实施例中，通过增加辅助电路以降低测试板卡中探针的长度，从而有利于降低测试板卡所产生的插损，进而有利于抑制测试回路的插损，在此情况下，可以适当降低对探针的质量要求，因此本申请实施例有利于降低测试成本。本申请实施例中，辅助电路至少存在以下三种实现方式：例如，辅助电路包括耦合电容，耦合电容的一端与第二输入端连接，耦合电容的另一端与第二输出端连接。在辅助电路中设置耦合电容C，有利于隔离测试信号中的直流噪声，从而有利于提高功能电路的功能检测的准确性。而且，本申请实施例中在辅助电路中增加耦合电容C，不影响测试板卡连接辅助电路和功能电路的电连接的长度(也就是测试板卡的探针的长度)，因此本申请实施例有利于兼顾抑制插损和去除直流噪声。此外，本申请实施例可以适用结构更为简单的测试板卡，以达到的去除直流造成的目的，进而有利于提高测试结果的稳定性和准确性。最后，本申请实施例中，可以在芯片设计阶段，根据功能电路的工作需求针对性设计辅助电路中的耦合电容C，以提高耦合电容C的稳定性。又例如，辅助电路包括放大器，放大器的输入端与第二输入端连接，放大器的输出端与第二输出端连接。采用本申请实施例所提供的辅助电路可以增强测试信号的信号强度。尤其在小信号场景下，功能电路输出的测试信号强度较小，经测试回路传输之后，输入功能电路的测试信号的强度会进一步变小。采用本申请实施例所提供的辅助电路，可以放大测试信号的强度，从而有利于提高功能电路的功能检测的准确性。再例如，辅助电路中，第二输入端与第二输出端短接。也就是说，辅助电路可以为一条互联线。在此情况下，辅助电路结构简单，易于实现，有利于简化辅助电路的工艺成本。本申请实施例在晶圆中增加辅助电路，并不会影响晶圆的后续加工工艺：例如，辅助电路位于晶圆的切割沟道。在后续晶圆切割过程中，可以沿切割沟道进行切割。所得到的晶粒中包括了完整的功能电路和辅助电路的残留部分。在后续封装过程中，可以将辅助电路的残留部分作为封装结构的一部分进行封装，从而得到成品的芯片。采用该排列方式，有利于提高晶圆的利用率，也可以理解为，有利于提高晶圆的芯片产出总量。又例如，晶圆中，相邻的测试单元之间间隔第一切割沟道。在后续晶圆切割过程中，可以沿第一切割沟道进行切割。所得到的晶粒中包括了完整的功能电路和辅助电路。在后续封装过程中，可以将辅助电路作为封装结构的一部分进行封装，从而得到成品的芯片。再例如，晶圆中，相邻的测试单元之间间隔第一切割沟道，且，测试单元中，所述功能电路与所述辅助电路之间，间隔第二切割沟道。在后续晶圆切割过程中，可以沿第一切割沟道和第二切割沟道进行切割。所得到的晶粒中包括了完整的功能电路，且不包括辅助电路，因此所得到的晶粒可以等效于目前常规的裸片。在后续封装过程中，可以对功能电路进行封装，从而得到成品的芯片。采用该实现方式，有利于消除辅助电路对成品的芯片带来的影响。在一种可能的实现方式中，功能电路还包括通信端；功能电路还可以通过通信端输出检测信息，其中，该检测信息用于指示所述功能检测的结果。在一种可能的实现方式中，功能电路还包括供电端；功能电路还可以通过供电端接收电源信号，其中，该电源信号用于为功能电路供电。第二方面，本申请实施例提供一种测试板卡，主要包括：第一连接端、第二连接端、第三连接端和第四连接端，其中，第一连接端与第二连接端连接，第三连接端与第四连接端连接；第一连接端可以与功能电路的第一输出端连接，接收功能电路输出的测试信号；第二连接端可以与辅助电路的第二输入端连接，将功能电路输出的测试信号输入辅助电路；第三连接端可以与辅助电路的第二输出端连接，接收辅助电路输出的测试信号；第四连接端可以与功能电路的第一输入端连接，将辅助电路输出的测试信号输入第一输入端。在一种可能的实现方式中，测试板卡还包括第五连接端，该第五连接端可以与功能电路的通信端连接，接收功能电路输出的检测信息，其中，该检测信息用于指示功能电路的功能检测的结果。在一种可能的实现方式中，测试板卡还包括第六连接端，该第六连接端可以与功能电路的供电端连接，向功能电路输入电源信号，其中，该电源信号用于为功能电路供电。本申请的这些方面或其它方面在以下实施例的描述中会更加简明易懂。附图说明图1为一种晶圆示意图；图2为一种CP测试示意图；图3为本申请实施例提供的一种晶圆示意图；图4为本申请实施例提供的一种测试单元结构示意图；图5为本申请实施例提供的一种辅助电路结构示意图；图6为本申请实施例提供的一种辅助电路结构示意图；图7为本申请实施例提供的一种辅助电路结构示意图；图8为本申请实施例提供的一种信号放大示意图本文档来自技高网...

【技术保护点】
1.一种晶圆，其特征在于，包括：多个测试单元；/n所述测试单元包括功能电路和辅助电路，所述功能电路与所述辅助电路之间为断路；/n所述功能电路包括第一输入端和第一输出端，所述辅助电路包括第二输入端和第二输出端；/n所述功能电路，用于通过所述第一输出端输出测试信号；/n所述辅助电路，用于通过所述第二输入端接收所述功能电路输出的测试信号，并通过所述第二输出端将所述测试信号反馈给所述功能电路；/n所述功能电路，还用于通过所述第一输入端接收所述测试信号，根据接收到的所述测试信号进行功能检测。/n

【技术特征摘要】
1.一种晶圆，其特征在于，包括：多个测试单元；
所述测试单元包括功能电路和辅助电路，所述功能电路与所述辅助电路之间为断路；
所述功能电路包括第一输入端和第一输出端，所述辅助电路包括第二输入端和第二输出端；
所述功能电路，用于通过所述第一输出端输出测试信号；
所述辅助电路，用于通过所述第二输入端接收所述功能电路输出的测试信号，并通过所述第二输出端将所述测试信号反馈给所述功能电路；
所述功能电路，还用于通过所述第一输入端接收所述测试信号，根据接收到的所述测试信号进行功能检测。


2.根据权利要求1所述的晶圆，其特征在于，所述辅助电路包括耦合电容，所述耦合电容的一端与所述第二输入端连接，所述耦合电容的另一端与所述第二输出端连接。


3.根据权利要求1所述的晶圆，其特征在于，所述辅助电路包括放大器，所述放大器的输入端与所述第二输入端连接，所述放大器的输出端与所述第二输出端连接。


4.根据权利要求1所述的晶圆，其特征在于，所述第二输入端与所述第二输出端短接。


5.根据权利要求1至4中任一项所述的晶圆，其特征在于，所述辅助电路位于所述晶圆的切割沟道。


6.根据权利要求1至4中任一项所述的晶圆，其特征在于，所述晶圆中，相邻的测试单元之间间隔第一切割沟道。


7.根据6所述的晶圆，其特征在于，所述测试单元中，所述功能电路与所述辅助电路之间，间隔第二切割沟道。


8.根据权利要求1至7中任一项所...

【专利技术属性】
技术研发人员：李南，雷张伟，
申请(专利权)人：深圳市海思半导体有限公司，
类型：发明
国别省市：广东;44