一种半导体制造方法技术

本发明专利技术提供一种半导体制造方法，在单个半导体外延沉积过程中在同一平面内生长不同层厚度量子阱，包括如下步骤：进行第一次层外延，以生长基本的外延层结构，基本的外延层结构包括衬底、一个牺牲层和一个桥接层，牺牲层位于衬底和桥接层之间；通过光刻和蚀刻形成桥图案，并形成带有图案化桥头悬垂的晶片；清洗晶片；将清洗后带有图案化桥头悬垂的晶片送回外延设备进行第二次层外延；选择性去除部分高架桥结构，从而形成不同区域中具有不同厚度外延层的晶片。还提供了相应的激光器集成结构制造方法及由此制造的激光器集成结构。当该光学模式通过波束形成部分离开集成设备时，所得的远场图案更窄，有利于将设备光耦合到光纤中及设备的可靠性。

【技术实现步骤摘要】
一种半导体制造方法
本专利技术涉及半导体零部件以及芯片领域，特别是涉及一种在单次半导体外延沉积过程中在同一平面内生长不同层厚度量子阱的半导体制造方法。
技术介绍
在光电半导体集成结构中，光模必须能够沿着水平面波导以最小的损耗从一个部分传播到另一属性不同的部分。一般外延能够以多次生长完成平面上不同属性部分但成本高，不同属性的波导高度需要严格控制。能够以单个外延生长来生长具有多个不同属性部分的截面的技术，对于降低成本和复杂性是有益的，需要对此进行开发和研究。诸如所谓的选择性区域生长（SelectiveAreaGrowth，SAG）之类的现有技术涉及绝缘膜掩模，该绝缘膜掩模图案充当用于修改预定区域中的层生长速率的掩模。该技术首先在半导体衬底上形成介电绝缘膜，对其进行光刻形成掩模构图，然后使用MOCVD外延生长法（生长半导体材料。在绝缘膜掩模的顶部上不会发生半导体材料的沉积。与周边没有介绝缘膜掩模的区域相比，绝缘膜掩模之间的间隙内部的增长率得到了改善。如图1所示，为现有技术美国专利5543353中详细概述了的现有技术方案的结构示意图，U本文档来自技高网...

【技术保护点】
1.一种半导体制造方法，其特征在于包括如下步骤：/n步骤1，进行第一次层外延，生长基本的外延层结构，所述基本的外延层结构包括衬底（1）、一个牺牲层（2）和一个桥接层（3），所述牺牲层（2）位于衬底（1）和桥接层（3）之间；/n步骤2，通过光刻和蚀刻形成桥图案，并形成带有图案化桥头悬垂的晶片；/n步骤3，将步骤2处理后的晶片进行清洗；/n步骤4，将清洗后带有图案化桥头悬垂的晶片送回外延设备进行第二次层外延；/n步骤5，在第二次层外延后，选择性去除部分高架桥结构（4），从而形成不同区域中具有不同厚度外延层的晶片。/n

【技术特征摘要】
1.一种半导体制造方法，其特征在于包括如下步骤：
步骤1，进行第一次层外延，生长基本的外延层结构，所述基本的外延层结构包括衬底（1）、一个牺牲层（2）和一个桥接层（3），所述牺牲层（2）位于衬底（1）和桥接层（3）之间；
步骤2，通过光刻和蚀刻形成桥图案，并形成带有图案化桥头悬垂的晶片；
步骤3，将步骤2处理后的晶片进行清洗；
步骤4，将清洗后带有图案化桥头悬垂的晶片送回外延设备进行第二次层外延；
步骤5，在第二次层外延后，选择性去除部分高架桥结构（4），从而形成不同区域中具有不同厚度外延层的晶片。


2.根据权利要求1所述的一种半导体制造方法，其特征在于：所述步骤1外延通过金属有机化学气相沉积（MOCVD）方式进行。


3.根据权利要求1所述的一种半导体制造方法，其特征在于：所述步骤1的所述衬底（1）的材料为InP、GaAs，GaN或InAs。


4.根据权利要求3所述的一种半导体制造方法，其特征在于：所述牺牲层（2）和所述桥接层（3）具有与所述衬底（1）的材料的晶格完全匹配或与晶格大致匹配的成分，当所述衬底（1）的材料为InP的情况下，所述牺牲层（2）的材料为InGaAs，所述桥接层（3）的材料为InP。


5.根据权利要求1所述的一种半导体制造方法，其特征在于：所述步骤2采用选择性耗尽外延方式实施，从而在需要修改的区域上形成所述桥图案。


6.根据权利要求5所述的一种半导体制造方法，其特征在于：所述步骤2包括：
步骤21，在图案外蚀刻穿过桥接层（3）；
步骤22，使用选择性蚀刻去除牺牲层（2），但保留了图案内的桥接层（3）的部分，从而使得桥悬置于要修改的区域上。


7.根据权利要求5所述的一种半...

【专利技术属性】
技术研发人员：陈伯庄，
申请(专利权)人：桂林雷光科技有限公司，
类型：发明
国别省市：广西;45