半导体封装装置及其制造方法制造方法及图纸

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：第一芯片、重布线层和缓冲层；第一芯片通过导电凸块固定设置在重布线层上；缓冲层设置于第一芯片和重布线层之间，缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。该半导体封装装置及其制造方法，能够在半导体封装装置出现翘曲时有效吸收第一芯片对重布线层线路的挤压作用，减小第一芯片对线路的压应力，有效防止线路断裂现象，提高封装产品的良率。

【技术实现步骤摘要】
半导体封装装置及其制造方法
本公开涉及半导体封装装置
，具体涉及半导体封装装置及其制造方法。
技术介绍
FOCoS(FanOutChiponSubstrate，扇出型基板上芯片)封装技术通过在典型球栅阵列基板上使用扇出复合芯片来实现。它可提供的解决方案成本较低，实践中比硅中介层结构具有更好的电气和热性能。在现有的FOCoS结构中，在ASIC(ApplicationSpecificIntegratedCircuit，专用集成电路)芯片与HBM(Highbandwidthmemory，高带宽内存)芯片之间的下方会出现线路断裂现象，从而影响产品的良率。上述线路断裂现象如图1所示，图中虚线内部分即为断裂部位。
技术实现思路
本公开提供了半导体封装装置及其制造方法。第一方面，本公开提供了一种半导体封装装置，包括：第一芯片、重布线层和缓冲层；所述第一芯片通过导电凸块固定设置在所述重布线层上；所述缓冲层设置于所述第一芯片和所述重布线层之间，所述缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。在一些可选的实施方式中，所述缓冲层设置于所述第一芯片的朝向所述重布线层的表面。在一些可选的实施方式中，所述缓冲层完整包覆所述第一芯片的朝向所述重布线层的表面。在一些可选的实施方式中，所述缓冲层具有预设形状的刻蚀图案。在一些可选的实施方式中，所述缓冲层至少部分包覆所述第一芯片的侧面。在一些可选的实施方式中，所述缓冲层完整包覆所述第一芯片的侧面。<br>在一些可选的实施方式中，所述缓冲层位于所述第一芯片的朝向所述重布线层的表面，所述导电凸块部分位于所述缓冲层内。在一些可选的实施方式中，所述缓冲层位于所述第一芯片的朝向所述重布线层的表面，所述导电凸块设置于所述缓冲层的表面并通过所述缓冲层的第一开孔与所述第一芯片电性连接。在一些可选的实施方式中，所述第一芯片具有介电层，所述介电层具有第二开孔，所述第一开孔的直径大于所述第二开孔的直径。在一些可选的实施方式中，所述第一芯片具有介电层，所述介电层具有第二开孔，所述第一开孔的直径小于所述第二开孔的直径。在一些可选的实施方式中，所述第一芯片的朝向所述重布线层的表面具有重布线结构，所述缓冲层位于所述重布线结构表面并具有第三开孔，所述导电凸块通过所述第三开孔与所述重布线结构电连接。在一些可选的实施方式中，所述缓冲层和所述重布线层之间设置有底部填充胶。在一些可选的实施方式中，所述缓冲层充满所述第一芯片和所述重布线层之间的空间。在一些可选的实施方式中，所述缓冲层的材料为聚酰胺或聚酰亚胺。在一些可选的实施方式中，所述半导体封装装置还包括第二芯片，所述第二芯片固定设置在所述重布线层上并位于所述第一芯片的同侧。在一些可选的实施方式中，所述第二芯片的侧面及主动表面设置有缓冲结构，所述缓冲结构与所述缓冲层的材料相同。第二方面，本公开提供了一种半导体封装装置的制造方法，包括：将第一芯片放置于重布线层上；通过回流焊方法，使所述第一芯片的导电凸块与所述重布线层固定连接；通过旋转镀膜方法，在所述第一芯片和所述重布线层之间填充缓冲材料；通过加热使所述缓冲材料固化形成缓冲层，以得到半导体封装装置，其中，所述缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。在一些可选的实施方式中，所述方法还包括：将第二芯片放置于所述重布线层上，并与所述第一芯片位于同侧；通过所述回流焊方法，使所述第二芯片的导电凸块与所述重布线层固定连接；通过所述旋转镀膜方法，在所述第二芯片和所述重布线层之间填充所述缓冲材料。第三方面，本公开提供了一种半导体封装装置的制造方法，包括：将第一芯片具有导电凸块的表面设置缓冲材料，得到缓冲层；通过回流焊方法，使所述第一芯片的导电凸块与重布线层固定连接；在所述第一芯片和所述重布线层之间填充底部填充材料，以得到半导体封装装置。在一些可选的实施方式中，上述方法还包括：在第二芯片具有导电凸块的表面及侧面设置缓冲材料，得到缓冲结构；通过回流焊方法，使所述第二芯片的导电凸块与所述重布线层固定连接，其中，所述第二芯片和所述第一芯片位于所述重布线层的同侧；在所述第二芯片和所述重布线层之间填充底部填充材料。为了解决现有FOCoS结构中存在的线路断裂，本公开提供的半导体封装装置及其制造方法，通过在第一芯片和重布线层之间设置缓冲层并使缓冲层材料的杨氏系数小于底部填充胶材料的杨氏系数，能够在半导体封装装置出现翘曲时有效吸收第一芯片对重布线层线路的挤压作用，减小第一芯片对线路的压应力，有效防止线路断裂现象，提高封装产品的良率。此外，该半导体封装装置及其制造方法还能够降低FOCoS结构中各部分热膨胀系数不一致程度，进而减小封装结构的翘曲。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：图1是现有技术中线路断裂现象的示意图；图2是根据本公开实施例的半导体封装装置的一个示意图；图3是根据本公开实施例的半导体封装装置的第一芯片部分的示意图；图4是根据本公开实施例的半导体封装装置的第一芯片部分的第一形成示意图；图5是根据本公开实施例的半导体封装装置的第一芯片部分的第二形成示意图；图6是根据本公开实施例的半导体封装装置的第一芯片部分的第三形成示意图；图7是根据本公开实施例的半导体封装装置的第一芯片部分的第四形成示意图；图8是根据本公开实施例的第一芯片的多种包覆方式的示意图；图9是根据本公开实施例的第二芯片的封装方式的示意图；图10是根据本公开实施例的半导体封装装置的另一个示意图；图11是根据本公开实施例的半导体封装装置的制造过程的示意图。符号说明：100第一芯片101介电层102导电衬垫103重布线结构200缓冲层300导电凸块400重布线层500第二芯片501缓冲结构600底部填充材料具体实施方式下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外，为了便于描述，附图中仅示出了与有关专利技术相关的部分。需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等本文档来自技高网...

【技术保护点】
1.一种半导体封装装置，包括：第一芯片、重布线层和缓冲层；/n所述第一芯片通过导电凸块固定设置在所述重布线层上；/n所述缓冲层设置于所述第一芯片和所述重布线层之间，所述缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。/n

【技术特征摘要】
1.一种半导体封装装置，包括：第一芯片、重布线层和缓冲层；
所述第一芯片通过导电凸块固定设置在所述重布线层上；
所述缓冲层设置于所述第一芯片和所述重布线层之间，所述缓冲层的材料的杨氏系数小于底部填充胶材料的杨氏系数。


2.根据权利要求1所述的半导体封装装置，其中，所述缓冲层设置于所述第一芯片的朝向所述重布线层的表面。


3.根据权利要求2所述的半导体封装装置，其中，所述缓冲层至少部分包覆所述第一芯片的侧面。


4.根据权利要求2所述的半导体封装装置，其中，所述缓冲层位于所述第一芯片的朝向所述重布线层的表面，所述导电凸块部分位于所述缓冲层内。


5.根据权利要求1-4中任一项所述的半导体封装装置，其中，所述缓冲层和所述重布线层之间设置有底部填充胶。


6.根据权利要求1-4中任一项所述的半导体封装装置，其中，所述半导体封装装置还包括第二芯片，所述第二芯片固定设置在所述重布线层上并位于所述第一芯片的同侧。


7.根据权利要求6所述的半导体封装装置，其中，所述第二芯片的侧...

【专利技术属性】
技术研发人员：刘旭唐，蔡宗唐，王铭汉，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71