一种被动SelectMAP模式下动态配置FPGA的系统及其方法技术方案

本发明专利技术公开了一种被动SelectMAP模式下动态配置FPGA的系统及其方法，包括上位机、DSP处理单元、FLASH芯片和FPGA芯片，所述上位机通过网口与所述DSP处理单元电气连接，所述DSP处理单元通过串行总线与所述FLASH芯片电气连接，所述DSP处理单元通过并行总线与所述FPGA芯片电气连接。本发明专利技术通过设置上位机、DSP处理单元和FLASH芯片相配合，实现了多种工况下快速的完成对FPGA芯片的动态配置。同时，通过利用DSP处理单元管脚的多功能特性，通过所述DSP处理单元对UPP接口进行管脚复用，实现了同一接口在不同阶段实现多种功能，缩小了系统的PCB布线占用空间并降低了DSP处理单元的资源开销，解决了传统的动态配置FPGA的系统存在的更新流程繁琐、占用系统资源较高的问题。

【技术实现步骤摘要】
一种被动SelectMAP模式下动态配置FPGA的系统及其方法
本专利技术涉及通信
，具体涉及一种被动SelectMAP模式下动态配置FPGA的系统及其方法。
技术介绍
现场可编程逻辑门阵列(FPGA)芯片目前在通信设备中大量应用，用户可编写程序对其内部的逻辑模块和I/O模块重新配置，以快速灵活实现逻辑功能。通常情况下，FPGA根据采用工艺的不同分为一次性编程OTP型和多次编程型。前者采用不可重复烧写技术，如反熔丝技术，将配置数据一次性加载到FPGA内部的配置存储器中。该类型FPGA可以通过设置保密位提高器件的安全性，但是在调试过程中缺乏灵活性，并且需要专门的软硬件下载环境。后者采用动态重构技术，主要有主动配置和被动配置两种方法，与反熔丝技术相比，这两种方法更为灵活，在工程中应用较为广泛。传统的FPGA动态重构技术主要分为主动配置和被动配置两类。主动配置方法采用FPGA外挂FLASH存储芯片的方式，上电后主动从FLASH芯片读取配置信息并加载，存在往FLASH芯片烧写程序缓慢、更新程序工序繁琐、FLASH读写寿命有限等弊端。被动配本文档来自技高网...

【技术保护点】
1.一种被动SelectMAP模式下动态配置FPGA的系统，其特征在于，包括上位机(1)、DSP处理单元(2)、FLASH芯片(3)和FPGA芯片(4)，/n所述上位机(1)通过网口与所述DSP处理单元(2)电气连接，所述DSP处理单元(2)通过串行总线与所述FLASH芯片(3)电气连接，所述DSP处理单元(2)通过并行总线与所述FPGA芯片(4)电气连接。/n

【技术特征摘要】
1.一种被动SelectMAP模式下动态配置FPGA的系统，其特征在于，包括上位机(1)、DSP处理单元(2)、FLASH芯片(3)和FPGA芯片(4)，
所述上位机(1)通过网口与所述DSP处理单元(2)电气连接，所述DSP处理单元(2)通过串行总线与所述FLASH芯片(3)电气连接，所述DSP处理单元(2)通过并行总线与所述FPGA芯片(4)电气连接。


2.根据权利要求1所述的动态配置FPGA的系统，其特征在于，所述DSP处理单元(2)的UPP接口通过并行总线与所述FPGA芯片(4)电气连接，其中，
在系统上电的初始时刻，所述DSP处理单元(2)将所述UPP接口的引脚配置为GPIO功能，用于实现在被动SelectMAP模式下对所述FPGA芯片(4)进行动态配置；
在所述FPGA芯片(4)配置完成后，所述DSP处理单元(2)将所述UPP接口的引脚配置为UPP总线功能，用于实现所述DSP处理单元(2)与所述FPGA芯片(4)之间的高速数据传输。


3.根据权利要求2所述的动态配置FPGA的系统，其特征在于，所述上位机(1)的控制模块生成的配置文件通过所述网口传输至所述DSP处理单元(2)；
所述DSP处理单元(2)基于CRC校验算法对所述配置文件进行CRC校验；
在所述CRC校验通过的情况下，所述DSP处理单元(2)将所述配置文件传输至所述FLASH芯片(3)存储的同时，所述DSP处理单元(2)基于所述配置文件对所述FPGA芯片(4)进行动态配置。


4.根据权利要求3所述的动态配置FPGA的系统，其特征在于，在所述系统断电重启后，若所述上位机(1)断开与所述DSP处理单元(2)的电气连接或所述上位机(1)未传输更新后的所述配置文件至所述DSP处理单元(2)，所述DSP处理单元(2)通过调用存储于所述...

【专利技术属性】
技术研发人员：张小兵，达久乌达，罗昌海，刘岩，李元林，
申请(专利权)人：四川航天神坤科技有限公司，
类型：发明
国别省市：四川;51