采用两级误码校正和检测具有锁定特征的容错式计算机存贮系统及其元件技术方案

本发明专利技术为一存贮器系统，包括多个存贮部件。每个部件都具有部件级的差错校正能力并与一个系统级误码校正功能块相连。通过采用对某个存贮器部件的不可校正差错作出响应而把该存贮器部件的输出固定的装置，存贮器的可靠性有所增强。这种强制产生硬差错的近乎荒谬的做法却提高了整个存贮器系统的可靠性，原因是这样能采用依靠重现性差错进行正确操作的求补／再求补算法。（*该技术在2010年保护过期，可自由使用*）

【技术实现步骤摘要】
总的来说，本专利技术涉及容错的计算机存贮器系统;具体地说，是涉及既采用芯片级的差错校正编码法又使用系统级的差错校正编码法的计算机存贮器系统;更具体地说，本专利技术涉及具有在片(on-chip)差错校正能力和允许硬件差错再生(特别是在这些的再能能力对系统级的差错恢复程序非常重要时的场合)的锁定装置的存贮器芯片。由于半导体存贮器芯片以越来越小的特征尺寸和相应的越来越大的电路组装密度发展着，因此，附加的差错校正方法(如在片差错校正)就变得越来越重要。总的来说，一块芯片上发生的存贮差错属于分离的两大类硬差错和软差错。在典型情况下，软差错是(比方说)背景电平中的α粒子辐射或者产生“脆弱单元”的参数处理灵敏度所引起的瞬态事件。所谓的“脆弱单元”是指那些在施加独特的电压或者数据格式时发生故障的单元，或者就是那些对噪声、印制图象的尺寸和图象跟踪极灵敏的单元。随着芯片密度的提高，软差错也将变得越发频繁。这样，芯片密度的提高就对在片差错校正能力特别是对软差错的在片差错校片能力提出了迫切的要求。除了发生通常可通过差错校正编码电路校正的软差错之外，还有可能发生硬差错。硬差错经常由不理想的制造条件(如设备污染)引发。随着存贮器宽度的增加，完备地制造芯片变得越来越困难。这样，除了软差错之外，还会出现硬差错。然而，硬差错具有通常能被重现的听起来荒谬的优点。正是硬差错的这种重复性提供了一种校正机制(见下文)。在存贮系统或芯片上通常发生的一种硬错误形式是“持续”故障，即某个存贮器位置不管该存贮器单元中的具体内容如何而连续地在一个或多个比特位上指示出“0”或“1”输出。虽然有许多种不同的差错校正编码可以行之有效地在存贮器系统中使用，最常用的编码是编码字之间的最小距离为4的编码。这样的编码能进行单差错校正和双差错检测(SEC/DED)。这些编码目前都已公知并且易于实现，同时被证明可靠性高，制造方便，特别是电路简单，芯片的“不动产”消耗最小。很清楚，单个的差错，不管是软差错还是硬差错，都不会对这些编码造成什么问题。而且这些编码还能检测到双差错(不管是属于硬差错还是软差错)的存在，但一般来说不能加以校正。发生两个软差错时，使用这些的编码和检测技术看起来是不可能实现校正的。但在发生二个硬差错或者一个硬差错一个软差错时，上述的这些编码和检测技术确实适合于使用求补/再求补的算法来进行双差错校正。这种算法也叫做双补码算法。这种算法在许多文献如“IBM研究与发展杂志(IBMJournalofResearchandDevelopment)”1984年3月号中第124至134页C.L.Chen和M.Y.Hsiao发表的“适用于半导体存贮器的差错校正编码的技术状况回顾(Error-CorrectingCodesforSemiconductorMemoryApplicationsaState-of-the-artReview)”一文中得到了叙述。这种算法利用了硬差错通常是会重现的这一事实，结果就能识别出发生差错的比特位位置。这样，双差错校正实际上可以实现。从中可以看出，硬差错的重现性为在不增加编码字的长度的情况下提高易发生硬-硬差错或硬-软差错的信号存贮系统的可靠性提供了可能。但是，旨在克服硬差错的重现性的存贮器芯片设计给系统级双差错校正特别是围绕着现有的单差码校正和双差错校正编码和电路设计的系统中的系统级法差错校正设置了障碍。在考虑差错校正时，存贮器结构本身也起到一定的作用。具体地说，通常希望对存贮器数据的一个双字(64比特)进行存取，这里的双字中的每一位均由一块分离的存贮芯片提供。这样的存贮器结构在提供高速度和可靠性方面是有益处的。差错校正编码也适用于数据的双字。这种差错校正编码在这里被称作系统级差错校正(和检测)。求补/再求补算法还是在这一级别上被用来校正硬-硬或硬-软差错(即具有一个硬差错的双差错)。具体地说，这就意味着一定量的存贮芯片将被完全用来专门存贮一些冗余编码信息，如奇偶校验及和数校验信息。从上面可以看出，由于高电路组装密度的缘故，最好建立起具有在片差错校正和检测能力的存贮系统。SEC/DED编码只限于对它们的数据字中的1位进行校正。由于这个原因，在检测到多位差错时，有必要禁止任何比特校正。由于数据校正被禁止，因此多位差错不会使SBC/DED系统错误地更改正确的数据位。在从未经改动的数据字中产生有效的校验位时通过在片ECC系统进行的“回写”操作(即把片上ECC字与它的适当的校验位一起送回DRAM单元的操作)期间，多位差错状态即解除。在该系统中，对数据完整性的破坏只限于原始的多位错误。虽然这些差错不再被检测到，ECC系统在以后的存取中将不能使数据字变化。使用这种方法的结果是芯片级的所有差错都表现为软差错。通过把期望字与整个ECC字相比较的方法可以在制造测试中有效地进行有故障的存贮单元的检测。有差错的位很容易被注意到，测试中的硬件的质量也很容易地被估计。但在实际的存贮系统的操作中，整个ECC字不是从存贮芯片读出的，并且在典型情况下读出的数据位的位数也很少。这将大大增加芯片数据字中发生一次多位差错后错过有差错的数据位的概率。这些未经校正的系统级差错将会使主系统发生故障。一旦发生这种差错，后读的存贮操作都会停止。从这里也可以看出，最好采用系统级的差错校正和检测电路来提高存贮器的可靠性。在这种情况下产生的问题将由本专利技术来解决。具体地说，最好能够在系统级采用求补/再求补的算法来提高整个存贮系统的可靠性，特别是通过不然就不会被校正的双差错校正来提高系统可靠性。求补/再求补算法取决于重视硬差错的能力。应该注意到，在片差错校正能力实际上能掩盖住与某一特定芯片相应的硬差错的存在。下面将描述这种现象的一个详细实例。因此，本专利技术用来解决芯片级差错校正系统和系统级差错校正系统之间的对立。在本专利技术的一个最佳实施例中，一个容错计算机存贮系统包括多个单独的存贮部件(memoryunit)每个存贮部件都包含许多存贮单元和部件级的差错检测和校正系统。另外还有用来指示不可校正的差错的存在情况的多个部件级装置，这些装置对应于存贮器中不同的部件。上述的不可校正差错指示装置在有不可校正的差错存在时至少把来自与它相对应的存贮器部件的1个输入位设置成一个固定值。存贮器部件最好通过一个以各个存贮器部件中接收数据的系统级寄存器联接在一起。存贮系统最好还包括以上述的系统级寄存器中接收数据的系统级校正和检测装置。在本专利技术的实施例中的存贮器部件最好理解成具有在片差错校正和检测装置的单独的半导体存贮芯片。此外，最好把每个芯片看成能向一个具有系统级差错校正和检测能力的系统级字长寄存器(每次)提供1比特的信息。本专利技术进行这些操作的效果之一是发生与某一给定芯片有关的不可校正差错时能进行有效的临时“芯片抑制”。实际上，当一个芯片上发生这样的差错时，芯片的输出将被强制置为一个固定值。虽然差不多肯定会产生后续的系统级差错指示，被强制置位的芯片差错的重现特性还是为系统级差错校正和检测电路进行求补/再求补校正提供了可能。尽管本专利技术某个存贮器组件的输出强制置为一固定值，由于强制置位的差错呈现出的重现性，整个存贮器系统的可靠性反而有所提高。因此，可以得到一个与直觉截然相反的结论即使一种差错校正措施实际上被取消，存贮本文档来自技高网...

【技术保护点】
一种容错的计算机存贮系统，包括多个数字存贮部件，该系统接收地址信息并作出响应作出数据信息，其特征为：多个部件级差错校正和检测装置，上述装置与不同的存贮器部件相对应，用来在上述的存贮器部件内校正和检测从存贮器单元读出的数据中的差错并且产生 一个不可校正错信号，与不同的上述存贮器部件相对应的多个部件级锁定装置，该装置在从相应的上述部件级差错校正和检测装置接收到上述的不可校正误码信号时至少把来自相应的存贮器部件的一个输出位设置成一固定值，从上述的存贮器部件接收数据的系统级 差错校正和检测装置，所述的系统级校正和检测装置能借助于上述的锁定装置的操作来校正硬误码。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：罗伯特马丁布莱克，道格拉斯克雷格博斯恩，陈钡龙，约翰阿特金森法菲尔德，霍华德利奥卡顿，洛婷澈，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]