共亨高速缓冲存储数据的方法和系统技术方案

披露了用于对数据处理系统中从处理单元到智能输入／输出装置的高速缓冲存储数据进行抽象纯沅化的方法和系统。根据本发明专利技术的方法和系统，一个数据处理系统包括至少一个处理单元（每个至少有一个高速缓冲存储器）和至少一个智能输入／输出装置。为响应由数据处理系统中的智能输入／输出装置的数据请求，一个干预响应从有被请求的数据的数据处理系统中的一个处理单元发出。然后，在从数据处理系统中的所有处理单元的组合响应返回这个处理单元之前被请求的数据从这个处理单元中的高速缓冲存储器中读出。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
一般地说，本专利技术涉及用于共享高速缓冲存储数据的方法和系统。具体地说，它涉及用于共享在数据处理系统中处理单元和输入/输出装置之间的高速缓冲存储数据的方法和系统。更具体地说，本专利技术涉及用于抽象纯沅化(sourcing)在数据处理系统中从处理单元到智能输入/输出装置的高速缓冲存储数据的方法和系统。一个数据处理系统至少包括一个处理单元、一个系统存储器以及各种各样的输入/输出装置。一个处理单元可包括有一些用于执行程序指令的多重寄存器和执行单元的处理器核心。另外，处理单元还可能有一个或多个主高速缓冲存储器(即，第一级或者说L1高速缓冲存储器)，例如指令高速缓冲存储器和/或数据高速缓冲存储器。它们用高速存储器来实现。此外，处理单元还可能包括另外的高速缓冲存储器，一般被称为次高速缓冲存储器(即，第二级或者说L2高速缓冲存储器)，用于支持如上所述的高速缓冲存储器。一般，不经过系统存储器在系统总线上从一个处理单元向另一个处理单元或向一个输入/输出装置传送数据被称为干预。干预协议通过减少事例数目来改进系统的性能。在事例中，系统存储器必须被访问以满足系统内的任何一个处理单元或输入/输出装置的读或有修改本文档来自技高网...

【技术保护点】
一种用于抽象纯沅化在数据处理系统中从处理单元到智能输入／输出装置的高速缓冲存储数据的方法，所说的处理单元至少包括一个高速缓冲存储器，所说的方法由这些步骤组成：为了响应由所说的数据处理系统中所说的智能输入／输出装置的数据请求，由有所说的被 请求的数据的处理单元发出干预响应；在从所说的数据处理系统中的所有处理单元来的组合响应返回到所说的处理单元之前，从所说的处理单元中的高速缓冲存储器读所说的所请求的数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：RK阿金米利，JS多特森，JD路易斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]