半导体器件制造技术

一种半导体器件包括：第一结构，第一结构包括：第一半导体图案，从衬底突出，第一半导体图案是沟道；第一导电图案，围绕第一半导体图案，第一导电图案是栅电极；第一杂质区，位于第一半导体图案下方，第一杂质区接触第一半导体图案，第一杂质区为源极区或漏极区；以及第二杂质区，接触第一半导体图案，第二杂质区是源极区或漏极区中的另一个；以及第二结构，第二结构包括：彼此间隔开的第二半导体图案，第二半导体图案中的每一个从衬底突出；第二导电图案，分别围绕第二半导体图案；以及第一接触插塞，连接到第二导电图案，其中，第一结构是vfet，并且第二结构包括电阻器或电容器。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2019年11月26日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2019-0152986的优先权，其全部公开内容通过引用合并于此。
本专利技术构思的示例性实施例涉及一种半导体器件。更具体地，本专利技术构思的示例性实施例涉及包括诸如晶体管等的有源元件和诸如电阻器、电容器等的无源元件在内的半导体器件。
技术介绍
通常，电阻器和/或电容器具有大的面积，因此包括电阻器和/或电容器的半导体器件可能不具有高集成度。另外，晶体管、电阻器和/或电容器是独立形成的，因此使用附加的蚀刻掩模来形成晶体管、电阻器和/或电容器，这会增加工艺时间和成本。
技术实现思路
根据本专利技术构思的示例性实施例，一种半导体器件包括：第一结构，第一结构包括：第一半导体图案，在垂直于衬底的上表面的竖直方向上从衬底突出，第一半导体图案是沟道；第一导电图案，围绕第一半导体图案的上侧壁并且不覆盖第一半导体图案的上表面，第一导电图案是栅电极；第一下杂质区，在所述第一半导体图案下方位于衬底的上部，第一下杂质本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n第一结构，包括：/n第一半导体图案，在垂直于衬底的上表面的竖直方向上从所述衬底突出，所述第一半导体图案是沟道；/n第一导电图案，围绕所述第一半导体图案的上侧壁并且不覆盖所述第一半导体图案的上表面，所述第一导电图案是栅电极；/n第一下杂质区，在所述第一半导体图案下方位于所述衬底的上部，所述第一下杂质区接触所述第一半导体图案的下表面，所述第一下杂质区为源极区或漏极区；以及/n第一上杂质区，接触所述第一半导体图案的上表面，所述第一上杂质区是所述源极区或所述漏极区中的另一个；以及/n第二结构，包括：/n第二半导体图案，在与所述衬底的上表面平行的水平方向上彼此间隔开，所述第...

【技术特征摘要】
20191126 KR 10-2019-01529861.一种半导体器件，包括：
第一结构，包括：
第一半导体图案，在垂直于衬底的上表面的竖直方向上从所述衬底突出，所述第一半导体图案是沟道；
第一导电图案，围绕所述第一半导体图案的上侧壁并且不覆盖所述第一半导体图案的上表面，所述第一导电图案是栅电极；
第一下杂质区，在所述第一半导体图案下方位于所述衬底的上部，所述第一下杂质区接触所述第一半导体图案的下表面，所述第一下杂质区为源极区或漏极区；以及
第一上杂质区，接触所述第一半导体图案的上表面，所述第一上杂质区是所述源极区或所述漏极区中的另一个；以及
第二结构，包括：
第二半导体图案，在与所述衬底的上表面平行的水平方向上彼此间隔开，所述第二半导体图案中的每一个在所述竖直方向上从所述衬底突出；
第二导电图案，分别围绕所述第二半导体图案的上侧壁，并且不覆盖所述第二半导体图案的上表面；以及
第一接触插塞，电连接到所述第二导电图案，
其中，所述第一结构是竖直场效应晶体管vfet，所述第二结构包括电阻器或电容器。


2.根据权利要求1所述的半导体器件，其中，所述第一半导体图案和所述第二半导体图案包括基本相同的半导体材料，所述第一导电图案和所述第二导电图案包括基本相同的金属，并且所述第一下杂质区和所述第一上杂质区包括具有相同导电类型的杂质。


3.根据权利要求1所述的半导体器件，其中，所述第一半导体图案和所述第二半导体图案的上表面基本上彼此共面，并且所述第一导电图案和所述第二导电图案具有基本相同的厚度。


4.根据权利要求1所述的半导体器件，其中，所述第一半导体图案和所述第二半导体图案的上表面分别与所述第一导电图案和所述第二导电图案的上表面基本共面。


5.根据权利要求1所述的半导体器件，还包括所述衬底上的间隔物，所述间隔物覆盖所述第一半导体图案和所述第二半导体图案的下侧壁，
其中，所述第一导电图案和所述第二导电图案形成在所述间隔物上。


6.根据权利要求1所述的半导体器件，还包括：
第二接触插塞，电连接到所述第一导电图案；
第三接触插塞，接触所述第一上杂质区；以及
第四接触插塞，接触所述第一下杂质区。


7.根据权利要求6所述的半导体器件，还包括所述衬底上的第三导电图案，所述第三导电图案连接到所述第一导电图案，
其中，所述第二接触插塞接触所述第三导电图案的上表面。


8.根据权利要求1所述的半导体器件，其中，所述第二结构的第二导电图案是所述电阻器。


9.根据权利要求8所述的半导体器件，还包括所述衬底上的连接图案，所述连接图案将所述第二导电图案彼此连接并且包括与所述第二导电图案基本相同的材料。


10.根据权利要求9所述的半导体器件，还包括所述衬底上的焊盘，所述焊盘包括与所述第二导电图案基本相同的材料，并且所述焊盘中的每一个焊盘在所述第二导电图案中的一个第二导电图案的一侧，
其中，所述第一接触插塞分别接触所述焊盘的上表面。


11.根据权利要求8所述的半导体器件，还包括：
第二下杂质区，在所述第二半导体图案下方位于所述衬底的上部，所述第二下杂质区接触所述第二半导体图案的下表面；以及
第二上杂质区，接触所述第二半导体图案的上表面，
其中，没有电信号被施加到所述第二下杂质区或所述第二上杂质区。


12.根据权利要求1所述的半导体器件，还包括所述第二导电图案之间的层间绝缘层，
其中，所述第二结构的第二导电图案...

【专利技术属性】
技术研发人员：尹承灿，韩东焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR