芯片内调试系统技术方案

本文介绍了一种改进的芯片内调试系统。该芯片内调试系统包含了数据带选择器，它根据需要，有选择性地将集成电路中处理器产生的数据带传送给仿真器。仿真器依据从主机那里接收来的指令，指导数据带选择器。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路以及与此类似产品的测试。更明确的说，本专利技术涉及一种用来对集成电路进行功能测试的芯片内调试系统。
技术介绍
集成电路，包括处理器，比如CPU以及其它同类设备，为了保证其正常功能需要充分的测试，称为调试。随着集成电路变得更快更复杂，全面功能测试的需求变得更加重要。已有大量的技术，用来为包括处理器在内的集成电路提供调试支持。其中一种这样的方法利用专用芯片内逻辑，比如，一系列的断点。所谓断点，是指处理器的控制流中，允许修改处理器运行的点。举例来说，断点可以引发大量的可能事件，像停止运行，比如，为了进入调试监测模式或监测模式，等等。设备控制流通常是一些指令，微处理器用它来，比如，执行一个特定功能。当处理器进入调试监测模式，控制的运行停止，处理器进入与外部仿真器的通信状态。在与外部仿真器通信时，用户可以查看处理器在某一特定断点的运行。举例来说，如果在某一地址执行存储器处理，同样的存储器处理过程也可以进入仿真系统，这样用户就能看到。习惯上，芯片制造商采取两种方法之一，来实现芯片内逻辑调试支持。方法一，芯片制造商为同一芯片生产两种变体，产品版用来销售，测试版专门用来做仿真测试。不幸的是，由于所有的产品芯片都必须做两份，而测试芯片不能销售(不能为芯片制造商带来利润)，因此使用同一产品芯片的两种变体在很大程度上增加了制造成本。方法二，芯片制造商可以这样实现芯片内逻辑调试支持，把产品芯片本身的一部分做成专用的逻辑单元，以满足定义所需断点的需要。不幸的是，把产品芯片本身的一部分专用来实现调试支持，增加了设计时间，还给设计者缩小芯片规模带来不利的影响。另外，为了实现最小量的产品芯片不动产(real estate)专用来做这种芯片内逻辑，需要芯片内逻辑量相应的减小。芯片内逻辑的减少，减小了芯片内逻辑提供足够的必需调试功能的能力。因此，为了补偿这种芯片内调试支持的削减，通常就要雇佣外部测试人员，大大增加了制造后的后期费用。另一种用来为处理器提供调试支持的技术称作实时跟踪。实时跟踪使得用户能够查看处理器运行过程中，所选内部总线和所选内部数据处理。通常，提供内部总线和内部数据处理的访问，需要使用专用外连接芯片。一般，专用外连接芯片由一个标准产品芯片和外加的外部总线组成，这些总线实现与被测设备所需的连接，允许访问所选的内部总线和数据寄存器。不幸的是，随着芯片规模和复杂度的增加，所需的专用外连接块数量急剧增加。由于连接块的数量被专用外连接芯片的大小所限，对于非常大的，以及/或，非常复杂的芯片，使用实时跟踪技术所能得到的信息量实际上是有限的。这与这类设备的需求正好相反。另外，随着集成电路速度的增加，每一测试周期信息类型的数据量急剧增加。这种信息速率的增加，有可能超出仿真器，和/或，任意介入其中的数据总线的能力。考虑到上述情况，很显然，需要一些改进的芯片内调试系统。专利技术概要这里描述了一种为集成电路提供调试支持的改进的芯片内调试系统，以及调试这些集成电路的方法。更明确的说，该调试支持系统用来，根据需要，提供集成电路产生的所有可能数据带(data band)的一个所选子集。在本专利技术的一个方案中，公开了一种集成电路，用来选择性提供所选内部部件的操作测试数据。响应控制信号电子部件产生数据带形式的操作数据。这些数据带用来评价集成电路的功能。集成电路具有多个输入/输出线，用来将电子部件连接至外部电路。响应测试程序，外部电路给出控制信号，它能够指导所选电子部件产生相关的数据带。集成电路还带有一个数据带选择器，它与多个电子部件相连接。控制信号依据测试程序中的指令，指导数据带选择器选择某些特定的数据带。在本专利技术的另一个方案中，集成电路为芯片内系统型集成电路。本专利技术还有另一个方案，公开了适合用来进行集成电路功能测试的一种芯片内测试系统。该芯片内调试系统包括一个主机，用来运行可执行指令，一个与主机相连的仿真器，依据从主机接收的指令产生控制和逻辑信号，以及被测设备(DUT)集成电路，它响应仿真器产生的控制和逻辑信号而连接到仿真器。该被测设备(DUT)集成电路具有多个电子部件，其中一些特定的电子部件产生指示该电子部件的特定操作特性的相关数据带，以响应外部信号。被测设备集成电路还包括一个连接到特定电子部件的可编程数据带选择器。依据从仿真器经由数据带选择器控制线接收来的控制信号，可编程数据带选择器输出所选中的数据带。仍然是在本专利技术的另一个方案中，调试系统包括一个与仿真器相连的主目标板，它具有一个整体连接到其上的主DUT集成电路，以及一个与仿真器相连的从目标板，它具有一个整体连接到其上的从DUT集成电路。该调试系统还包括与主目标板和从目标板相连的比较器，用它来确保主DUT和从DUT同步运行。在本专利技术的另一个方面，公开了一种集成电路。该集成电路包括多个电子部件，产生数据带以响应外部信号，这些数据带是运行信息。集成电路还包括一个与多个电子部件相连的数据带选择器，外部电路产生的控制信号指导其选择某些特定的数据带。本专利技术的再一个方面，公开了一种使用芯片内调试系统调试集成电路的方法。该芯片内调试系统包括一个主机，用来运行可执行指令，一个与主机相连的仿真器，根据从主机接受来的指令产生控制和逻辑信号，以及被测设备集成电路，它响应仿真器产生的控制和逻辑信号与仿真器相连，被测设备(DUT)集成电路包括多个电子部件，其中某些电子部件根据外部信号产生表明该电子部件特定的操作特性的相应的数据带，还包括与特定电子部件相连的可编程数据带选择器，它依据从仿真器经由数据带选择器控制线接收来的控制信号，输出所选的数据带。进行测试时，选择数据带进行跟踪，选择断点，来查看在DUT集成电路控制流某一位置上某一参数的运行特性。把测试程序载入仿真器，执行测试程序，获取所选的数据带，如果探测到断点则获取结果数据。然后，对获取的数据进行后处理，重复此过程，直到获取了所有的数据带并进行了后处理。对附图的简要描述本专利技术的阐述是以例子的方式，而不是通过限定，在所附的图中，相同的标号指代相同的元件，其中附图说明图1A是一个调试系统的方块图，对应于本专利技术的一种方案；图1B是数据带分组的图解，对应于本方明的一种方案；图1C是基于三态驱动器的数据带选择器图解，对应于本专利技术的一种方案；图1D是内嵌于处理器中的数据带选择器图解，对应于本专利技术的一种方案；图2是一种集成电路调试系统的方块图，对应于本专利技术的一种方案；图3是一个流程图，详细说明了使用芯片内调试系统的方法，对应于本专利技术的一种方案；图4显示了一种芯片内调试系统，它具有一台主目标设备，和至少一台从设备，对应于本专利技术的一种方案；图5是一个流程图，详细说明了使用具有主目标设备和至少一台从设备的芯片内调试系统的方法，对应于本专利技术的一种方案；以及图6显示了一种芯片内调试系统，它适合调试芯片内系统型的集成电路，对应于本专利技术的一种方案。首选方案的详细描述为了提供对本专利技术的全面了解，在如下的详细描述中提出了大量的具体方案。但是，很显然，对于那些在本领域有熟练技能的人，如果没有这些具体描述，或者使用替代的元件或方法，也能够实施本专利技术。在其它的一些例子里，一些众所周知的过程、步骤、元件和电路并没有详细说明，这样可以避免不必要地使得本专利技术的某些方面变得模糊。先看图1A本文档来自技高网...

【技术保护点】
一种集成电路，用来选择性地提供其中所选部件的操作测试数据，电子部件响应控制信号，产生数据带形式的操作数据，数据带被用来评价集成电路的功能，该集成电路包括：多个输入／输出线，恰当安排用来连接电子部件和外部电路，外部电路用来响应测试程序提供 控制信号，控制信号可以指导所选的电子部件产生相关的数据带；以及与多个电子部件相连的数据带选择器，用于依据测试程序中的指令，选择控制信号指导的某些数据带。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A温策，E切斯特斯，RG弗勒克，G谢蒂，
申请(专利权)人：因芬尼昂技术北美公司，
类型：发明
国别省市：US[美国]