寄存器文档电路制造技术

可用于处理器或处理器内核中的寄存器文档电路，它包含多个物理寄存器（３２↓［０］－３２↓［Ｄ－１］）以及分别对应于物理寄存器的多个标记存储部分（３４↓［０］－３４↓［Ｄ－１］）。每个标记存储部分存放一个标记，该标记表示分配给相应物理寄存器的逻辑寄存器ＩＤ。寄存器选择单元（３６）接收逻辑寄存器ＩＤ（Ｒ）并选择其标记与收到的逻辑寄存器ＩＤ相匹配的那一个物理寄存器。标记变更单元（３８）变更所存放的标记，从而改变至少一个逻辑寄存器ＩＤ与一个物理寄存器之间的映象关系。这样的寄存器文档电路能够快速而有效地改变逻辑寄存器ＩＤ与物理寄存器之间的映象关系，同时能够快速选中所需的物理寄存器。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种寄存器文档电路，可在诸如处理器或处理器内核中应用。本专利技术还涉及可在诸如处理器或处理器内核的管道环中应用的一种寄存器重命名法。
技术介绍
在高性能计算过程中，通常要求目标机(如微处理器)高速执行指令，软件管道环中循环寄存器重命名的需求随之增大。指令执行时间一般由应用程序中的环结构决定。为高速执行指令，处理器可以划分多个单独的执行单元，其中每个单元可在其它执行单元执行指令时并行地执行一条或多条指令。通过这些指令执行单元，可设定由多个单个的等级构成的所谓的软件管道。每个软件管道等级与特定指令执行单元没有固定的物理对应关系。当应用程序中的环结构被编译时，构成环的某个迭代的机器指令被列入执行进程表，以便由不同的指令执行单元根据软件管道进程表来执行。该进程表分成连续的等级，采用一种允许不同的指令执行单元以重叠方式进行多重迭代的方法，将机器指令列入进程表，其中在各连续迭代的初始点之间有选定环初始时间间隔。当迭代i第一级结束进入第二级时，下一个迭代i+1第一级开始执行。这样，迭代i+1的第一级指令与迭代i的第二级指令同时执行。在这样的软件管道环中，每一时刻通常存在某一个环的本文档来自技高网...

【技术保护点】
一种寄存器文档电路，其中包括：多个物理寄存器；多个标记存储部分，分别对应于物理寄存器，其中每一个部分存放表示一个逻辑寄存器ＩＤ的标记，该ＩＤ被分配给相对应的物理寄存器；寄存器选择装置，用于接收逻辑寄存器ＩＤ并选择所述标记与收到的 逻辑寄存器ＩＤ相匹配的那一个物理寄存器；标记变更装置，可通过将至少一个标记存储部分存放的标记转移到另一个所述标记存储部分，变更所存放的标记，从而改变所述物理寄存器之一与至少一个逻辑寄存器ＩＤ之间的映象关系。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：乔纳森迈克尔哈里斯，艾德里安菲利普怀斯，奈杰尔彼德托法姆，
申请(专利权)人：斯罗扬有限公司，
类型：发明
国别省市：GB[英国]