具有压缩指令的处理器及处理器指令的压缩方法技术

程序的指令以压缩形式被保存在程序存储器（１２）中。在执行该指令的处理器中，一个程序计数器（５０）标明程序存储器中的一个位置。一个指令高速缓冲存储器（４０）有高速缓存块，其每一个都用于以解压缩形式存储程序的一个或更多指令。一个高速缓存加载单元（４２）包括一个解压缩段（４４），并执行一个高速缓存加载工作，在该区域一个或更多的压缩形式的指令被从程序存储器中由程序计数器确定的位置读出，并被解压缩和储存到所述指令高速缓冲存储器的高速缓存块中的一个。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及到具有压缩指令的处理器。尤其但不是专有地，本专利技术涉及到具有压缩指令的非常长的指令字(VLIW)处理器。本专利技术还涉及到压缩处理器的指令的方法。一个VLIW指令程序可以包含许多只是在整个指令程序中填充空位的“无操作”(NOP)指令。由于把这种NOP存储在程序或程序存贮器中是一种浪费，理想的是提供一种以压缩的形式在程序存储器中存储VLIW的机制。附附图说明图1(A)表示了一个例子，初始(未压缩的)VLIW指令程序由三个VLIW包P0、P1、和P2组成。每个包由两个指令组成。因此，在这个例子中，执行该指令程序的处理器必须具有第一和第二执行单元，每个包的第一个指令(指令1)由第一执行单元执行，同时并行地，该指令包的第二个指令(指令2)由第二执行单元执行。在图1(A)的例子中，程序中半数的位置含有NOP指令(位置1、2和4)。图1(B)表示的是图1(A)中的指令程序是如何以其初始的未压缩形式存储于程序存储器中的。在图1(B)中，指令以按图1(A)的VLIW指令程序的从左至右并从上到下顺序扫描的方式出现。图1(C)表示的是图1(A)中的指令程序是如何以其压缩(紧凑)形式本文档来自技高网...

【技术保护点】
一种处理器，用于执行以压缩形式存储于程序存储器中的一种程序的指令，包括：一个程序计数器，用于标明在所述程序存储器中的一个位置；一个指令高速缓冲存储器，它具有多个高速缓存块，每个块用于以解压缩形式存储所述程序的一个或更多的指令；高 速缓存加载装置，包括解压缩装置，用于执行一种高速缓存加载操作，在该操作中一个或多个压缩形式的指令从程序计数器所标明的程序存储器中的所述位置被读出，并被解压缩和存储于指令高速缓冲存储器的所述高速缓存块中的一个中；一个高速缓冲存储器指针，用 于标明一个待提取执行的一个指令在所述指令高速缓冲存储器中的一个位置；指令提取装置，用于从该高速缓冲存储器...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：尼格尔彼德托法姆，
申请(专利权)人：斯罗扬有限公司，
类型：发明
国别省市：GB[英国]