键盘控制装置制造方法及图纸

本发明专利技术运用于笔记本计算机内建键盘的控制装置，主要于一键盘编码器（ＫｅｙｂｏａｒｄＥｎｃｏｄｅｒ）中设置串／并列总线接口，用以传输键盘的扫描数码（Ｓｃａｎ　Ｃｏｄｅ）至一键盘控制器（Ｋｅｙｂｏａｒｄ　Ｃｏｎｔｒｏｌｌｅｒ）以及接收由键盘控制器所下的指令，而键盘控制器则是整合于一核心逻辑芯片组之中。键盘编码器中也设置有一串行总线接口（Ｓｅｒｉｅｓ　Ｂｕｓ　Ｉｎｔｅｒｆａｃｅ），用以将核心逻辑芯片组预存的矩阵值下载至键盘编码器中。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术运用于笔记本计算机的内建键盘中，将键盘控制器内建设置于核心逻辑芯片组中，通过一般简易的连接接口而连接一键盘编码器，及传输键盘矩阵值至键盘编码器中。请参阅附图说明图1，图1所示为现有技术的笔记本计算机键盘控制器的实施方式。其中主要以一微控制器(Micro-Controller)20与一笔记本计算机的核心逻辑芯片组(Core-Logic Chip Set)10相连接，在微控制器20中则设置有一键盘控制器(KeyboardController)22，传送/接收经由主机接口12所传输的核心逻辑芯片组10的输出/入信号。在微控制器20中另设置有一键盘编码器(Keyboard Encoder)24，与键盘控制器22相连结，能将扫描输入及输出的值，对应所连接的一内存26中的矩阵表值(Matrix Table)，以产生一扫描码(Scan Code)。所述的内存26也同时与键盘控制器22连接，以接受键盘控制器22的控制输出对应内存中的值。近年来，在单一芯片电路中，将附加特征功能、容量大小及功能性进一步整合在单一芯片电路内的需求与技术越来越多。然而这种将许多功能需求整合于单一芯片中的趋势，既要求在单一芯片中具备多种功能于一身，但又希望满足维持低成本的需求，如此，对笔记本计算机的设计者而言，为了满足低成本、多功能的目的，则将会有兴趣且有需求地将键盘控制器(Keyboard Controller)整合至核心逻辑芯片组(Core-LogicChip Set)中。然而，键盘编码器(Keyboard Encoder)要整合于核心逻辑芯片组则是相当困难，因其脚数非常多而不容易整合。以及，主要问题的所在，为键盘编码器是无法使用键盘控制器的主机接口而执行下载键盘的矩阵值，因为使用微控制器20而执行键盘控制器22及键盘编码器24的控制功能，将会使电路设计较为复杂，且成本大幅增加；以及使用主机接口12传输核心逻辑芯片组10的资料，同样使得电路设计较为复杂。本专利技术主要于一核心逻辑芯片组中，设置有一键盘控制器及一串行总线接口，该核心逻辑芯片组对应连接有一键盘编码器，该键盘编码器(Keyboard Encoder)中设置串/并列总线接口(可使用PS/2接口)，用以传输键盘的扫描数码(Scan Code)至一键盘控制器(Keyboard Controller)，以及接收由键盘控制器所下的指令。另外，键盘编码器中也包括设置有一串行总线接口(Series Bus Interface)，用以下载键盘的矩阵值。当系统开机操作时，键盘编码器的扫描控制器(Scan Controller)是为反致能(Disabled)，并且系统的基本输出入设定(BIOS)下载矩阵值到键盘编码器之中。当下载完成后，键盘编码器才被致能(Enable)，以执行扫描及传输扫描数码至键盘控制器中。有关本专利技术的详细内容及技术，兹配合电路方块图式说明如下 请参阅图2，为本专利技术实施例的笔记本计算机的内建键盘的电路方块连接图。主要在笔记本计算机中的一核心逻辑芯片组(Core-Logic Chip Set)50中，设置有一键盘控制器(Keyboard Controller)52及一串行总线接口(Serial Bus Interface)54。而核心逻辑芯片组50则对应连接有一键盘编码器(Keyboard Encoder)60，此乃本专利技术极为不同于现有技术的设计，实际实施运用时，键盘编码器60为一可供使用者依需求而程序化的可编程编码器。键盘编码器60中包括设置有一串/并列总线接口62，其实际实施时，可采用一般计算机所使用的PS/2连接接口。串/并列总线接口62则与核心逻辑芯片组50中的键盘控制器相连接52，用以将键盘编码器60与键盘控制器52的信号相连结，且仅经由简易的PS/2总线方式连接即可完成。在键盘编码器60中也包括设置有一扫描控制器(Scan Controller)68，与串/并列总线接口62相连接，以执行键盘扫描动作的控制，其一输入端的输入信号为一扫描输入(Scan Input)信号，而输出端则为一扫描输出信号(Scan Output)。键盘编码器60中，另设置有一串行总线接口(Serial Bus Interface)64，与核心逻辑芯片组50中的串行总线接口54相连接，用以将一组矩阵值(Table Value)下载传输至键盘编码器60中；其连接方式，可运用一般的串行总线(Serial Bus)，如一般计算机COM1 Port的连接线而完成下载传输的动作。以及在键盘编码器60中，设置有一矩阵表(Matrix Table)66，内含有矩阵值(Table Value)，其输入端连接于串行总线接口64，其输出端则连接至扫描控制器68中。其中，矩阵表66的内含值，以一内存(Memory)的形式而加以储存；而矩阵表66的内含值可以为先前预设(Pre-stored)的方式存入。此外，矩阵表66的内含值传输时，由核心逻辑芯片组50，经由串行总线的传输而下载至键盘编码器60中。上述中，当笔记本计算机系统开机操作时，键盘编码器60的扫描控制器68是先为反致能(Disabled)，并且系统的基本输出入设定(BIOS)下载矩阵值(Matrix Value)到键盘编码器60之中。当下载完成后，键盘编码器60才被致能(Enable)，以执行扫描及传输扫描数码(Scan Code)至键盘控制器52中。使用图2的实施例，本专利技术可仅经由简易的计算机传输接口而传输键盘的矩阵值及键盘控制信号的连接，使得电路成本大幅降低，且将键盘控制器52内建入核心逻辑芯片组50中，能简化键盘编码器60的设计，避免使用微控制器执行键盘控制器及键盘编码器的高成本。综上所述，充分显示出本专利技术在目的及功效上均深富实施的进步性，极具产业的利用价值。然而上述仅为本专利技术的较佳实施例而已，不能以之限定本专利技术所实施的范围。凡依本专利技术权利要求所作的均等变化与修饰，均应仍属于本专利技术专利所涵盖的范围内。权利要求1.一种键盘控制装置，其特征在于在一核心逻辑芯片组中，设置有一键盘控制器及一串行总线接口，该核心逻辑芯片组对应连接有一键盘编码器，该键盘编码器包括一串/并列总线接口，与该核心逻辑芯片组中的键盘控制器相连接，将该键盘编码器与该键盘控制器的信号相连结；一扫描控制器，于该串/并列总线接口相连接，执行键盘扫描动作的控制；一串行总线接口，与该核心逻辑芯片组中的串行总线接口相连接，将一组矩阵值下载传输至该键盘编码器中；一矩阵表，内含有矩阵值，其输入端连接于该串行总线接口，其输出端则连接至该扫描控制器。2.如权利要求1所述的键盘控制装置，其特征在于该键盘控制器与该串/并列总线接口的连接线，为一PS/2接口的连结。3.如权利要求1所述的键盘控制装置，其特征在于该核心逻辑芯片组中的串行总线接口与该键盘编码器的串行总线接口的连接线，为一串行总线。4.如权利要求1所述的键盘控制装置，其特征在于该扫描控制器的输入包括有一扫描输入信号。5.如权利要求1所述的键盘控制装置，其特征在于该扫描控制器的输出包括有一扫描输出信号。6.如权利要求1所述的键盘控制装置，其特征在于该矩阵表的内含值，以一内存而加以储存。7.如权利要求1所述的键盘控制装置，其特征在于该本文档来自技高网...

【技术保护点】
一种键盘控制装置，其特征在于：在一核心逻辑芯片组中，设置有一键盘控制器及一串行总线接口，该核心逻辑芯片组对应连接有一键盘编码器，该键盘编码器包括： 一串／并列总线接口，与该核心逻辑芯片组中的键盘控制器相连接，将该键盘编码器与该键盘控制器的信号相连结； 一扫描控制器，于该串／并列总线接口相连接，执行键盘扫描动作的控制； 一串行总线接口，与该核心逻辑芯片组中的串行总线接口相连接，将一组矩阵值下载传输至该键盘编码器中； 一矩阵表，内含有矩阵值，其输入端连接于该串行总线接口，其输出端则连接至该扫描控制器。

【技术特征摘要】

【专利技术属性】
技术研发人员：王珩，
申请(专利权)人：迅杰科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]