具有共享工作存储器的多处理器系统技术方案

具有多个处理器单元（ＣＰＵ１、ＣＰＵ２、ＣＰＵｎ）的多处理器系统，用于在一个共享的工作存储器（ＳＭ）内处理共同进程的数据。每个存储器单元都具有一个本地工作存储器（ＲＡＭ１，ＲＡＭ２，ＲＡＭｎ）。所述的处理器单元通过外围总线系统、优选地通过ＰＣＩ总线系统（ＰＣＩ）来访问由一个被优先化的处理器单元（ＣＰＵ２）的本地工作存储器（ＲＡＭ２）所实现的共享存储器（ＳＭ）。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种通过多个处理器单元共同处理一个进程的多处理器系统，其中，所述共同进程的数据是在一个由参与该进程的所有处理器单元进行访问的共享工作存储器(英语SHARED MEMORY)内被处理的。
技术介绍
在多处理器系统(英语MULTI PROCESSOR SYSTEM)中，多个处理器一起进行合作。利用该方式可以提高系统的计算能力，因为通过共同地采用多个并行工作的处理器将会比利用同类型的单个处理器能实现更高的数据通过量。由数字计算机处理的大多数算法和进程也可以并行地处理。因为由时钟频率和同时处理的比特数所决定的处理器速度只有通过较高的经济费用才能超过某个值，所以通过多个并行工作的慢处理器来处理进程在经济上是比较有意义的。但是，因并行地采用多个处理器而实现的有些优点是以某些缺点为代价的，譬如更低的系统可靠性或更大的编程费用。这些缺点大多都是归因于各个处理器的分级结构。多处理器系统通常是以如下两种方式之一进行耦合的，亦即松散耦合或紧密耦合。在松散耦合多处理器系统中(英语LOSELY COUPLEDMULTIPROCESSORSYSTEMS)，每个处理器都具有自己所属的工作存储器、自己的输入/输出单元、以及独立的操作系统。这些处理器通过本地网络或群集网络形式的共享连接进行通信。譬如US5,036,459就讲述过这种具有共享存储器的多处理器系统。在这种系统中因耦合网络的速度而限制了灵活性和效率。此外，在不传输大量数据量和信息量的情况下，多个处理器不能有效地处理同一任务。在紧密耦合多处理器系统中(英语TIGHTLY COUPLEDMULTIPROCESSORSYSTEMS)，由少量的处理器访问一个共享的大工作存储器。这些处理器在空间上是紧挨地布置的，并且使用共同的存储器总线、共同的输入/输出设备、以及共同的操作系统。所有的处理器和进程可以共同地访问所述共同的总存储器、网络接口、输入/输出设备、以及大容量存储器。在这种系统中，每个处理器随时可以被用于每个进程。这种多处理器系统需要非常快的存储器总线和可靠的仲裁设备，以便通过对存储器访问进行合适的仲裁来确保无存储器单元长期不被给予访问权。US5,067,071公开过一种多处理器系统，其中，处理器单元总是包括两个处理器和一个用于临时存储本地经常所需要的数据的高速缓冲存储器，许多这种处理器单元通过共同的系统总线访问一个共享的大工作存储器。所述包含有数据总线、向量总线、地址总线和控制总线的系统总线由一个具有总线仲裁器的系统控制器来控制。US 4,214,305讲述过一种多处理器系统，其中，多个处理器分别被分配给一个工作存储器，而且这些处理器分别可以通过总线仲裁器和共同的系统总线访问一个共享工作存储器。在此，由所述的总线仲裁器确保每个时刻总是只能有一个处理器访问所述的共用系统总线。US 4,414,624同样也讲述过这样的一种系统，其中，给每个处理器分配一个用于共同进程的任务管理器，并且由一种系统状态控制计算机来控制所述的共同进程。该系统状态控制计算机象其它的处理器一样由一个仲裁模块进行控制，以便经系统总线来访问所述的共享存储器。譬如在US 4,229,791中曾讲述过一种总线仲裁器及其工作方式。US 5,884,027曾讲述过一种紧密耦合多处理器系统，它具有PCI总线和用于连接多个PCI总线段的PCI/PCI桥、亦即所谓的转接设备。概念“桥”通常被用于如下单元，由它基于DLL信息在各个网元之间实现数据通信。DLL代表数据链路层，并对应于OSI-7-层模型的第2层。该第2层被划分成一个上子层“逻辑链路控制LLC”和一个下子层“媒质访问控制MAC”。PCI/PCI桥把PCI总线系统划分成一个朝向主处理器和主存储器的、且被称为主PCI总线的段和一个朝向PCI外围单元的、且被称为次PCI总线的段。PCI是英语表达“Peripheral Component Interconnect(外围部件互连)”的缩写，而PCI总线是一种用于把外围单元连接到个人计算机上的标准化本地总线。从技术的观点来看，PCI总线不是总线，而是一种具有缓冲存储器的、用于使“快速的”处理器侧同“较慢的”外围设备侧去耦的桥接功能。因此，PCI总线可以使外围单元及处理器实现与工作存储器异步地工作。在此，外围单元(英语PERIPHERALDEVICE或DEVICE)是表示计算机中除处理器和工作存储器之外的任何部件，譬如磁盘运行机构、键盘单元、鼠标、监视器、打印机、扫描器、麦克风、扬声器、摄像机、视频卡、调制解调器或网卡等。PCI总线或PCI系统包括三个主要的部件组具有PCI插接位置以用于耦合PCI外围部件的导线系统；用于实现耦合部件“北桥”(North-Bridge)和“南桥”(South-Bridge)的主卡芯片组；以及用于对操作系统和PCI部件之间的合作进行控制的PCI桥。PCI桥譬如可以是用于连接EISA总线的PCI/EISA桥、用于连接SCSI部件的PCI/SCSI桥、或用于扩展PCI系统的PCI/PCI桥。所述的北桥通常是一种集成电路，它经过一个主总线把处理器单元及其系统存储器连接到PCI总线上，以及选择性地连接到图形端口上(英语ACCELLERATED GRAPHIC PORT AGP)。所述的南桥通常是一种集成电路，用于控制IDE总线、通用串行总线USB、即插即用功能、PCI/EISA桥、键盘/鼠标控制单元、能量管理器、以及许多其它的功能特征。通过PCI/PCI桥扩展PCI总线系统的优选方案譬如在US6,189,063 B1中讲述过。在US 5,878,237中，尤其通过结合附图4、4A、5、5A、5B以及第17～20栏中的有关说明讲述了具有多个PCI/PCI桥的PCI总线系统中的PCI信息流控制器的作用方式。在那儿所讲述的PCI信息流控制器由PCI-地址比较器、PCI目标流量控制器和PCI仲裁器等单元组成，并被用来避免访问冲突和用来控制所连接的所有部件的有序的PCI总线访问。US 5,826,865尤其通过参考附图2和3并在第4和5栏中讲述了一种紧密耦合的多处理器系统，其中，构成处理器单元的许多处理器彼此相连，并且访问一个可利用群集控制单元“群集附件”与其它处理器单元相连的主总线。所述的主总线通过特殊的PCI/主桥接系统与至多4个PCI总线段相连。在此，由一个桥控制单元和两个扩充单元负责特殊的南桥的功能。上述松散耦合多处理器系统在如下方面是共同的，即对处理器的共享存储器的访问时间要长于对其本地工作存储器或高速缓冲存储器的访问时间。因此，如果在各个处理器单元和共享存储器之间不需要太频繁地传输大量的数据量，那么这种系统是比较适合的。而如果所耦合的处理器单元对共享存储器具有较高的访问频度，也就是说存储器单元需要在共享存储器内执行许多单个的操作，则已知的松散耦合多处理器系统便不是非常适合的。
技术实现思路
本专利技术的任务在于提供文章开头所述类型的多处理器系统，它可以把处理器系统与对共用存储器的较高访问频度结合起来，并且还可以考虑把处理器系统与所述共享存储器的较大的数据传输需要量结合起来。该任务由如下的多处理器系统来解决，即如此地优先化至少一个处理器单元，使得在其本地所分配的工作存储器内实现所述的工作本文档来自技高网...

【技术保护点】
通过至少两个处理器单元（ＣＰＵ１、ＣＰＵ２、ＣＰＵｎ）共同处理一个进程的多处理器系统，其中，所述共同进程的数据是在一个由参与该进程的所有处理器单元（ＣＰＵ１、ＣＰＵ２、ＣＰＵｎ）进行访问的共享工作存储器（ＳＭ）内被处理的，其中，每个存储器单元都具有一个本地工作存储器（ＲＡＭ１，ＲＡＭ２，ＲＡＭｎ），所述的处理器单元通过公共的总线系统访问所述的共享工作存储器（ＳＭ），其特征在于：所述的共享工作存储器（ＳＭ）由一个被优先化的处理器单元（ＣＰＵ２）的本地工作存储器（ＲＡＭ２）构 成；而且所有的处理器单元（ＣＰＵ１、ＣＰＵ２、ＣＰＵｎ）通过一个外围总线系统（ＰＣＩ）相连，以便使未被优先化的处理器单元（ＣＰＵ１、ＣＰＵ２、ＣＰＵｎ）能够访问所述被优先化的处理器单元（ＣＰＵ２）的工作存储器（ＲＡＭ２）中的共享存储器（ＳＭ）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：G奥特，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]