用于容错量子计算机的并行流设备和方法技术

用于并行量子计算的并行流设备和方法。例如，处理器的一个实施例包括：耦合到系统存储器的存储器接口；以及多个流多处理器，每个流多处理器用以并行执行多个指令流，所述指令流包含量子指令，每个流多处理器包括：指令高速缓存，用以存储从所述存储器获取的第一多个所述量子指令；指令发布电路，用以分派所述第一多个所述量子指令中的每个量子指令以便进行执行；多个并行量子执行电路，每个并行量子执行电路用以执行所述第一多个量子指令的子集，所述第一多个量子指令中的两个或更多个量子指令要由所述并行量子执行电路中的对应两个或更多个并行量子执行电路并行执行；以及多个波生成器，用以响应于所述第一多个量子指令中的每一个的执行而接收来自所述多个并行量子执行电路的信号，所述波生成器响应性地生成模拟波形以控制量子处理器的量子比特。拟波形以控制量子处理器的量子比特。拟波形以控制量子处理器的量子比特。

【技术实现步骤摘要】
用于容错量子计算机的并行流设备和方法


[0001]本专利技术的实施例一般涉及量子计算领域。更具体地说，这些实施例涉及用于容错量子计算机的并行流设备和方法。

技术介绍

[0002]量子计算涉及与使用量子力学现象来操纵数据的计算系统有关的研究领域。诸如叠加（其中量子变量能够同时存在于多个不同状态中）和纠缠（其中多个量子变量具有相关状态而无论它们之间在空间或时间中的距离如何）之类的这些量子力学现象在经典计算的世界中没有类似物，并且因此不能通过经典计算装置来实现。
[0003]量子计算机通过将来自RF脉冲或激光脉冲的外部刺激集中在单独量子比特或两个或更多个量子比特的组上来更改状态。量子比特状态更改的动态控制不是如同在经典情况中在每个时钟周期由穿过晶体管的复杂网络的电流来控制，而是转而由动态控制系统的单独脉冲动作来协调。
[0004]类似于经典计算，这如同在计算继续时具有为电气网络中的每个单独晶体管触发状态更改的中央控制器系统。此中央控制器将需要接收有关在此时钟周期期间是翻转晶体管还是将它保持在稳定状态的指令。
[0005]由于受控的状态更改不只是从0状态到1状态或反之亦然的比特翻转，因此，对于量子计算，事情变得更复杂。相反，存在中间量子状态，其是0和1两个状态的线性组合或单独量子比特的叠加状态的无限集中的任何其它数。控制指令必须也可用于这些中间状态。
[0006]用以更改量子计算机的状态的全局时钟的概念是自我强加的设计决定并且在量子比特控制级不是现实。无论人工计时制度（artificial clocking regime）如何，量子比特继续自然地演进。据理论推测，施加数字时钟还会将量子计算机的性能降低至系统中的最慢量子比特。
附图说明
[0007]结合下面的附图，从下面的详细描述中能够获得本专利技术的更好理解，附图中：图1A-1F图示了根据一个实施例的示例量子点装置的各种视图；图2图示了用于处理量子和非量子指令的处理器流水线的一个实施例；图3图示了用于处理量子和非量子指令的处理器的前端电路的实施例；图4A和4B图示了量子-经典处理器接口的实施例；图5图示了示出量子操作流的量子比特的视图；图6A-B图示了用于执行量子指令的众-核和/或众-多处理器架构的实施例；图7图示了分层量子执行架构的一个实施例；图8图示了显露为多处理器/多线程装置的量子控制堆栈；图9图示了带有对高级语言的支持的量子编译器的一个实施例；图10图示了包含不同后端的编译器的另外细节；
图11图示了用于量子操作的示例中间表示；图12图示了包含虚拟机运行时间和量子运行时间的实施例；图13图示了标量分派器（scalar dispatcher）实现的一个实施例；以及图14图示了使用Rabi测量略扫（measurement sweep）的示例校准。
具体实施方式
[0008]在以下描述中，出于解释的目的，阐述众多具体细节以便提供对下面所描述的本专利技术的实施例的透彻理解。然而，本领域的技术人员将明白，可以在没有这些特定细节中的某些具体细节的情况下实践本专利技术的实施例。在其它实例中，以框图形式示出熟知的结构和装置，以免使得本专利技术的实施例的基础原理模糊不清。
[0009]简介量子计算机使用诸如叠加和纠缠的量子力学现象来执行计算。与在两个有限状态中的一个（0或1）中存储数据的数字计算机相比，量子计算使用量子比特（qbit），其能够处在状态的叠加中。可以使用诸如电子和光子之类的基本粒子的物理上可区别的量子状态来实现qbit。例如，在两种状态是垂直偏振和水平偏振的情况中，可以使用光子的偏振。类似地，电子的自旋可以具有可区别的状态，诸如“上自旋”和“下自旋”。
[0010]Qbit状态通常通过括号记法|0>和|1>表示。在传统计算机系统中，比特排他地处在一个状态或另一状态中，即“0”或“1”。然而，量子力学系统中的qbit能够同时处在两种状态的叠加中，这是量子计算独特和基本的性状。
[0011]量子计算系统执行含有在量子比特上执行的量子逻辑操作的算法。操作的序列被静态地汇编到调度中，并且通过使用索引方案来寻址量子比特。此算法随后被执行足够大量的次数，直至计算的答案的置信区间高于阈值（例如，~95+%）。命中阈值意味着已达到所期望的算术结果。
[0012]Qbit已经通过使用能操纵和读取量子状态的多种不同技术而被实现。仅举一些示例，这些包含但不限于量子点装置（基于自旋和基于空间）、囚禁离子装置、超导量子计算机、光学晶格、核磁共振计算机、固态NMR Kane量子装置、氦上电子量子计算机、腔量子电动力学（CQED）装置、分子磁体计算机及基于富勒烯的ESR量子计算机。因此，尽管下面关于本专利技术的某些实施例描述了量子点装置，但本专利技术的基础原理可以与包含但不限于上面所列那些的任何类型的量子计算机组合采用。用于qbit的具体物理实现与本文中所描述的本专利技术的实施例是正交的。
[0013]量子点装置量子点是小的半导体颗粒，通常大小为几纳米。由于此小的大小，量子点根据量子力学的规则进行操作，具有与宏观实体不同的光学和电子性质。量子点有时被称为“人工原子”,以表示这样的事实：量子点是带有离散、束缚电子态的单个对象，如同原子或分子的情况一样。
[0014]图1A-1F是可以与下面所描述的本专利技术的实施例一起使用的量子点装置100的各种视图。图1A是量子点装置100的一部分的顶视图，其中去除了一些材料以便第一栅极线102、第二栅极线104和第三栅极线106可见。虽然本文中许多附图和描述可以将线或栅极的特定集合分别称为“势垒”或“量子点”线或栅极，但这仅仅是为了便于讨论，且在其他实施
例中，“势垒”和“量子点”线和栅极的角色可以交换（例如，垫垒栅极可以转而充当量子点栅极，且反之亦然）。图1B-1F是图1A的量子点装置100的侧截面视图；具体地说，图1B是通过图1A的截面B-B的视图，图1C是通过图1A的截面C-C的视图，图1D是通过图1A的截面D-D的视图，图1E是通过图1A的截面E-E的视图，以及图1F是通过图1A的截面F-F的视图。
[0015]可以通过多种方式中的任一方式来操作图1的量子点装置100。例如，在一些实施例中，可以将诸如电压、电流、射频（RF）和/或微波信号的电气信号提供到一个或多个第一栅极线102、第二栅极线104和/或第三栅极线106，以促使量子点（例如，基于电子自旋的量子点或基于空穴自旋的量子点）形成在第三栅极线106的第三栅极166下的量子阱堆栈146中。提供到第三栅极线106的电气信号可以控制在该第三栅极线106的第三栅极166下的量子阱的电势，而提供到第一栅极线102（和/或第二栅极线104）的电气信号可以控制在相邻量子阱之间在该第一栅极线102的第一栅极162（和/或该第二栅极线104的第二栅极164）下的势能垒。在量子阱堆栈146中的不同量子阱中（例如，在不同量子点栅极下）的量子点之间的量子交互可以部分地由在它们之间施加的垒势能（例如，通过介入垒栅极）提供的势能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种处理器，包括：耦合到系统存储器的存储器接口；以及多个流多处理器，每个流多处理器用以并行执行多个指令流，所述指令流包含量子指令，每个流多处理器包括：指令高速缓存，用以存储从所述存储器获取的第一多个所述量子指令；指令发布电路，用以分派所述第一多个所述量子指令中的每个量子指令以便进行执行；多个并行量子执行电路，每个并行量子执行电路用以执行所述第一多个量子指令的子集，所述第一多个量子指令中的两个或更多个量子指令要由所述并行量子执行电路中的对应两个或更多个并行量子执行电路并行执行；以及多个波生成器，用以响应于所述第一多个量子指令中的每一个的执行而接收来自所述多个并行量子执行电路的信号，所述波生成器响应性地生成模拟波形以控制量子处理器的量子比特。2.如权利要求1所述的处理器，其中每个波生成器将根据由并行量子执行电路所执行的对应量子指令来生成波以控制一个或多个量子比特。3.如权利要求1至2任一项所述的处理器，其中所述指令发布电路将以基于在所述第一多个所述量子指令中的量子指令之间的数据和/或资源依赖关系的顺序来分派所述第一多个量子指令。4.如权利要求3所述的处理器，其中所述数据和/或资源依赖关系将由编译器检测和/或由所述指令发布电路动态检测。5.如权利要求1至4任一项所述的处理器，其中所述多个并行量子执行电路中的每一个被直接耦合到所述多个波生成器中的一个，其中波生成器将基于从直接耦合的并行量子执行电路所接收的信号来生成模拟波形以控制量子比特。6.如权利要求1至5任一项所述的处理器，进一步包括：多个寄存器，用以存储要由所述多个并行量子执行电路使用以执行所述第一多个所述量子指令中的所述量子指令的操作数值，其中每个量子指令包括一个或多个操作数以识别在所述多个寄存器中的对应一个或多个寄存器中的所述操作数值中的一个或多个。7.如权利要求1至6任一项所述的处理器，进一步包括：耦合到所述多个并行量子执行电路的本地存储器和/或高速缓存，所述本地存储器和/或高速缓存用以存储在所述量子指令的执行期间要由所述并行量子执行电路使用的数据。8.如权利要求1至7任一项所述的处理器，其中所述第一多个量子指令的所述子集包括一个或多个量子测量指令，所述处理器进一步包括：一个或多个测量单元，用以根据在由所述并行量子执行电路执行时的所述一个或多个量子测量指令来执行量子比特的测量。9.如权利要求1至8任一项所述的处理器，其中所述存储器接口被进一步耦合到主机处理器，其中所述主机处理器将执行一个或多个非量子指令并且响应性地在所述多个指令流中将所述量子指令路由到所述流多处理器。10.一种方法，包括：生成包含量子指令的多个指令流；
调度包含第一多个所述量子指令的第一指令流以便在第一流多处理器上执行；分派所述第一指令流的所述第一多个量子指令以便在所述第一流多处理器的多个量子执行电路上执行，每个量子执行电路用以执行所述第一多个量子指令的子集，所述第一多个量子指令中的两个或更多个量子指令要由所述量子执行电路中的对应两个或更多个并行执行；以及响应于所述第一多个量子指令中的每一个的执行而由多个波生成器接收来自所述多个量子执行电路的信号；以及响应性地生成模拟波形以控制量子处理器的量子比特。11.如权利要求10所述的方法，其中每个波生成器将根据由并行量子执行电路所执行的对应量子指令来生成波以控制一个或多个量子比特。12.如权利要求10至11任一项所述的方法，其中所述第一多个量子指令将以基于在所述第一多...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：