状态寄存器更新逻辑电路的系统及其方法技术方案

一种最佳化用来更新状态寄存器的管线式微处理器逻辑电路的系统，包括： 存储单元，用来存储多个指令； 寄存器缓冲器组； 读取单元，用来从该存储单元读取指令，并且与该寄存器缓冲器组连接；以及 解码单元，用来解码来自该读取单元的指令， 其中，当侦测到状态指令时，该解码单元会将该状态指令的完成延迟一段预定的时间。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于微处理器的领域，特别是关于更新状态寄存器和最佳化逻辑电路。
技术介绍
管线式处理(pipeline processing)是一种信息(information)处理的方法。管线(pipeline)是由对信息执行处理的数个单元所组成。在第一个单元完成其对信息的处理之后，信息会被传递到另一单元。对该信息的处理会持续进行，直到信息通过管线中的所有单元为止。管线的优点是可以增加单位时间的处理量。使得在较少的周期(cycle)之内，可以处理更多的指令(instruction)。图1示出了一个使用管线式处理的微处理器100的方框图。微处理器100包括指令读取单元(instruction fetch unit)110，该指令读取单元110连接到解码单元115和指令快取单元(insturction cache unit，简称IC)135。解码单元115连接到执行单元120。执行单元120连接到存储器存取单元125。存储器存取单元125连接到寄存器回写单元(register writeback unit)130和存储器140。寄存器缓冲器组105连接到指令读取单元110、解码单元11本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：查理斯F·雪洛，
申请(专利权)人：威盛赛瑞斯公司，
类型：发明
国别省市：