温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种最佳化用来更新状态寄存器的管线式微处理器逻辑电路的系统，包括： 存储单元，用来存储多个指令； 寄存器缓冲器组； 读取单元，用来从该存储单元读取指令，并且与该寄存器缓冲器组连接；以及 解码单元，用来解码来自该读取单...
该专利属于威盛-赛瑞斯公司所有，仅供学习研究参考，未经过威盛-赛瑞斯公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。