程序状态寄存器处理状态改变的系统与方法技术方案

一种程序状态寄存器处理状态改变的系统与方法。包含：一时脉；至少一更新数值，用于在接收一更新致能讯号时将程序状态寄存器由一第一数值更新为一第二数值；一取样程序状态寄存器储存该取样状态寄存器的第一数值；一状态改变取样寄存器，根据一状态改变指示讯号与该时脉来产生一同步状态改变讯号。当在第一个时脉周期内接收到该更新致能讯号，且更进一步接收到该状态改变指示讯号时，透过被该同步状态改变讯号触发的一第一选择模块，在接着第一时脉周期后的一第二个时脉周期内将程序状态寄存器的更新输出还原为该第一数值。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种集成电路的设计，特别是涉及一种，该系统和方法用于处理数据异常的中止状况。
技术介绍
在处理器系统中，数据与指令的数值写入于一存储器次系统以及由该存储器次系统读出。当发生违反存储器存取规则或其它存取规则时，存储器次系统会发出一异常中止(abort)指令给处理器。当一异常中止情形发生，处理器必须将如管线般跟在异常中止指令之后的其它指令作适当安排。此外，该存储器次系统会将任何会改变程序状态寄存器(ProgramStatus Register，PSR)的控制无效化。基本上，数据异常中止复元程序(data abort recovery process)是用于在存储器存取时脉周期内侦测异常中止情形。通常逻辑会中断状态寄存器的更新(update)控制。当目前的存储器存取命令中止且下一个指令是一状态改变指令，将状态寄存器的更新控制中断确保维持先前的寄存器状态。然而，在异常中止情形取样路径(abort condition sampling path)上增加额外的电路或是逻辑是不利的。因为存储器次系统需要一些时间去决定一个异常中止情形，即使额外的逻辑可以实现，以系统时脉的角度来看本文档来自技高网...

【技术保护点】
一种程序状态寄存器处理状态改变的系统，其特征是，包括：一时脉；至少一更新数值，于接收一更新致能讯号时将该程序状态寄存器由一第一数值更新为一第二数值；一取样程序状态寄存器用以储存该程序状态寄存器的该第一数值；以及　 　一状态改变取样寄存器根据一状态改变指示讯号与该时脉产生一同步状态改变讯号，其中当在一第一个时脉周期内接收到该更新致能讯号，且更进一步接收到该状态改变指示讯号时，透过被该同步状态改变讯号所触发的一第一选择模块，在接着第一时脉周期后的一第二个时脉周期内将该程序状态寄存器的更新输出还原为该第一数值。

【技术特征摘要】
US 2003-11-7 10/703,2791.一种程序状态寄存器处理状态改变的系统，其特征是，包括一时脉；至少一更新数值，于接收一更新致能讯号时将该程序状态寄存器由一第一数值更新为一第二数值；一取样程序状态寄存器用以储存该程序状态寄存器的该第一数值；以及一状态改变取样寄存器根据一状态改变指示讯号与该时脉产生一同步状态改变讯号，其中当在一第一个时脉周期内接收到该更新致能讯号，且更进一步接收到该状态改变指示讯号时，透过被该同步状态改变讯号所触发的一第一选择模块，在接着第一时脉周期后的一第二个时脉周期内将该程序状态寄存器的更新输出还原为该第一数值。2.如权利要求1所述的程序状态寄存器处理状态改变的系统，其特征是，更包含一第二选择模块，根据该更新致能讯号选择该更新数值或从该程序状态寄存器的输出端反馈的该第一数值，以产生一程序状态寄存器输入讯号。3.如权利要求2所述的程序状态寄存器处理状态改变的系统，其特征是，更包含一同步化模块，用以将该程序状态寄存器输入讯号与该时脉同步，并产生该程序状态寄存器的一非旁通(non-bypassed)输出讯号。4.如权利要求3所述的程序状态寄存器处理状态改变的系统，其特征是，该程序状态寄存器的该非旁通输出讯号连接于一或多个预先决定的连接点，其中该连接点不需要在该第二周期回复的该第一数值。5.如权利要求1所述的程序状态寄存器处理状态改变的系统，其特征是，该状态改变指示讯号于该第一时脉周期末端接收，且满足该状态改变取样寄存器的...

【专利技术属性】
技术研发人员：保罗J佩特承，威廉V米勒，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]