基于空白区重分配的缓冲器规划方法技术

基于空白区重分配的缓冲器规划方法，其特征在于：它是一种在硬件支持下的优化空白区的分布，改善缓冲器规划的方法，它依次含有以下步骤： （１）．对于一个给定的布局，计算其中所有空白区，将它们分割成块并和模块相关联，对于大小非零的伪模块，则它构成的空白区不和任何模块相关联；同时，对所有的空白区建立位置数据结构，把空白区细划分成固定大小的用以放下一个或几个缓冲器的小矩形； （２）．判断线网Ｎ长度是否大于关键长度ｌ↓［ｃｒｉｔ］，若为否则当前线网插入缓冲器数为零： ＊＊＊ 其中：Ｒ↓［ｂ］：缓冲器输出电阻（Ω）， Ｒ↓［ｄ］：驱动输出电阻（Ω）， Ｃ↓［ｂ］：缓冲器输入电容（ｆＦ）， Ｃ↓［ｌ］：负载电容（ｆＦ）， ｒ：单位长度线电容（Ω／μｍ）， ｃ：单位长度线电容（ｆＦ／μｍ）， Ｔ↓［ｂ］：缓冲器固有延时（ｐｓ）； （３）．计算每一个两端线网Ｎ因为不满足时延约束需要插入的缓冲器数及各缓冲器的独立可行区域： （３．１）．计算线网满足时延约束需要的缓冲器数ｋ↓［ｍｉｎ］： ＊＊＊ 其中： Ｋ↓［１］＝Ｒ↓［ｂ］Ｃ↓［ｂ］＋Ｔ↓［ｂ］ Ｋ↓［２］＝（ｒＣ↓［ｂ］＋ｃＲ↓［ｂ］）ｌ＋Ｔ↓［ｂ］＋Ｒ↓［ｄ］Ｃ↓［ｂ］＋Ｒ↓［ｂ］Ｃ↓［ｌ］－Ｔ↓［ｃｏｎ］－ｒ／２ｃ（Ｃ↓［ｂ］－Ｃ↓［ｌ］）↑［２］－ｃ／２ｒ（Ｒ↓［ｂ］－Ｒ↓［ｄ］）↑［２］ Ｋ↓［３］＝１／２ｒｃｌ↑［２］＋（ｒＣ↓［ｌ］＋ｃＲ↓［ｄ］）ｌ＋Ｒ↓［ｄ］Ｃ↓［ｌ］－Ｔ↓［ｃｏｎ］ 其中：ｌ为线网长度， Ｒ↓［ｂ］：缓冲器输出电阻（Ω）， Ｒ↓［ｄ］：驱动输出电阻（Ω）， Ｃ↓［ｂ］：缓冲器输入电容（ｆＦ）， Ｃ↓［ｌ］：负载电容（ｆＦ）， ｒ：单位长度线电容（Ω／μｍ）， ｃ：单位长度线电容（ｆＦ／μｍ）， Ｔ↓［ｂ］：缓冲器固有延时（ｐｓ）， Ｔ↓［ｃｏｎ］：为线网的时延约束； （３．２）．计算线网Ｎ中每个缓冲器的独立可行区域： 长度为１的线网Ｎ的第ｉ个缓冲器的独立可行区域为： ＩＦＲ↓［ｉ］＝（ｘ↓［ｏｐｔ］↑［ｉ］－Ｗ↓［ｉｆｒ］／２，ｘ↓［ｏｐｔ］↑［ｉ］＋Ｗ↓［ｉｆｒ］／２）∩（０，ｌ）， Ｗ↓［ｉｆｒ］为第ｉ个缓冲器的独立可行区域的宽度， ＊＊＊ 其中，ｋ↓［ｍｉｎ］为缓冲器数， Ｔ↓［ｃｏｎ］↑［Ｎ］为线网Ｎ的时延约束， Ｔ↓［ｏｐｔ］↑［Ｎ］为线网Ｎ中插入ｋ↓［ｍｉｎ］个缓冲器的最优时延， ＊＊＊ ｘ↓［ｏｐｔ］↑［ｉ］为缓冲器相对线网源端的Ｍａｎｈａｔｔａｎ距离（只包含水平和垂直线…。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
属于集成电路计算机辅助设计领域，尤其涉及BBL(Building Block Layout)领域。随着纳米技术和高频技术的应用，互连的设计与优化成为决定系统性能、成本和可靠性的关键问题。在过去10年里，人们已经研究出了多种互连优化技术，例如拓扑的构造，缓冲器插入，器件尺寸的优化，线宽和线间距的优化，以及上述各种优化技术的组合应用。为了确保电路设计的时序特性，在设计的流程中，互连的设计应该尽早加以考虑。缓冲器插入对减少互连时延来说，是一种非常有效的方法。在Elmore时延模型下，长连线的时延与线长的平方成比例增长，而利用缓冲器插入技术，可以控制连线的时延与线长呈线性增长关系。为满足时延约束，需要插入的缓冲器数目随工艺尺寸的减小而持续增长。例如，在70nm工艺下，需要插入800,000个缓冲器以满足性能优化。由于缓冲器需要占用硅资源，所以在设计过程中，缓冲器应该尽早规划，尤其在布局阶段。本专利技术就是在BBL布局阶段对缓冲器插入的位置和数量进行估计，尽可能改善电路的时延性能。近年来，缓冲器规划问题受到广泛的关注，人们已经提出了很多种缓冲器规划的方法。由于缓冲器是器件，所以这些方法多本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：洪先龙，陈松，董社勤，马昱春，
申请(专利权)人：清华大学，
类型：发明
国别省市：