包括用于保持第二指令格式的分布式指令缓冲器的系统和方法技术方案

一种用于处理一指令集的第一指令格式和第二指令格式的处理器，包括连接至用于第一指令格式的一取指令单元（３２２）和用于第二指令格式的一定序器（３２５）的执行单元（３０１－３０５）。该处理器包括一译码单元（３２３），用于译码第一指令格式的指令为用于所述执行单元（３０１－３０５）的控制信号，以及紧邻执行单元（３０１－３０５）的缓冲器（３０６－３１０），用于存储第二指令格式的预译码指令。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体处理器的设计，而更具体地，本专利技术涉及能够每个处理器周期执行两个或多个操作的处理器。
技术介绍
现代计算机的处理器具有一些能够同时操作的独立的执行单元。但是，能够实际上进行(确定了的或推测的)有效工作的执行单元的数量受指令发布单元中的逻辑和每周期发布的指令数的限制。所述发布逻辑在发送指令至执行单元之前确定相关性。对于无序处理器，发布逻辑限制了处理器的性能，而对于有序处理器，其性能则受至存储器子系统的可用取指令带宽的限制。对有序处理器采用超长指令字(VLIW)指令集是对发布逻辑限制的一种推荐的解决方案。但是，VLIW的应用却伴随有对至存储器子系统的取指令带宽的显著需求。在现有技术中，采用格式位的压缩VLIW指令集也是公知的。格式位能够用于在不损害VLIW格式的发布带宽的优点的情况下缩短代码长度。现有技术中，其它推荐的用于减小VLIW程序存储尺寸的解决方案也是公知的，但是，这些系统需要代码解压缩以及对每个产生的VLIW指令全译码。例如，用于精减指令集计算机(RISC)指令集的某些部分的子集编码已经用在基于ARM体系结构的处理器中，以便在不减小发布带宽的情况下缩本文档来自技高网...

【技术保护点】
一种用于在一处理器中处理一指令集的第一指令格式和第二指令格式的方法，该方法包括：在紧邻多个执行单元的多个缓冲器中存储多个第二指令格式的指令；根据第一计数器执行第一指令格式的至少一个指令；以及根据至少一个第二计数器执行第二指令格式的至少一个指令，其中该第二计数器被第一指令格式的一分支指令调用。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：ER奥尔特曼，CJ格洛斯内尔三世，E赫凯内克，D梅尔策，M穆徳吉尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]