带有可重构系统硬件栈的数字信号处理器技术方案

一种带有可重构系统硬件栈的数字信号处理器属于数字信号处理技术领域，系统硬件栈的操作寄存器包括系统硬件栈指针寄存器，系统硬件栈指针寄存器通过地址总线连接到系统硬件栈上。本发明专利技术的数字信号处理器通过设置端口值，程序可以运行在１６个条目、３２个条目、４８个条目或者６４个条目不同的系统硬件栈的环境下，用户可以从最小的系统硬件栈大小开始尝试运行程序，从小到大，评估应用程序在不同的系统硬件栈大小的基础上的执行效率，然后考虑每一种系统硬件栈的成本，找到最优的性价比。这样日后芯片量产时就可以使用这样的系统硬件栈大小，对于节约成本有很大的益处。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及的是一种数字信号处理器，特别是一种带有可重构系统硬件栈的数字信号处理器，属于数字信号处理

技术介绍
1999年美国学术出版社(Academic Press)出版的《数字信号处理器集成电路(DSP Integrated Circuits)》(作者Lars Wanhammar)公开了一种现有技术的数字信号处理器的栈操作方法。在现有的数字信号处理运算过程中，对于循环操作、子程序和中断服务程序，都需要进行压栈和退栈的操作。为了能够提高程序的运行效率，和一般的CPU不同，现有的数字信号处理器(DSP)一般采用零开销的硬件循环，零开销的子程序操作和中断服务程序操作。所谓的零开销是指不需要用额外的指令把进行上述循环操作、子程序和中断服务程序前需要保存的芯片状态值压入堆栈，或者在完成上述操作时，为了恢复芯片的状态而把状态值从堆栈中取出。举例来说，一般的循环操作前，需要把当时的循环起始地址和循环次数压栈，另外把当时的指令计数器值和状态寄存器值压入堆栈，这样可以在多重嵌套循环中，子循环结束后能够正确执行上一层的循环操作。对于零开销的硬件循环，程序中不需要额外的四条指令进行压栈本文档来自技高网...

【技术保护点】
一种带有可重构系统硬件栈的数字信号处理器，主要包括：地址发生器单元（２）、指令译码单元（３）、数字数据处理单元（４）、数字数据存储器（６），其特征在于还包括：程序控制单元（１）、硬件栈指针寄存器（１６），指令译码单元（３）连接到程序控制单元（１），程序控制单元（１）连接到地址发生单元、指令译码单元（３）和数字数据处理单元（４），数字数据处理单元（４）双向连接到数字数据存储器（６），地址发生器单元（２）由地址总线连接到数字数据存储器（６），同时数字数据存储器（６）由数据总线连接到地址发生器单元（２）、指令译码单元（３）和数字数据处理单元（４），数字数据总线与数字数据存储器（６）相连，数字数据存储...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈进，
申请(专利权)人：上海交通大学，上海交大汉芯科技有限公司，
类型：发明
国别省市：31[中国|上海]