缩短线宽的半导体器件及半导体制造方法技术

一种缩短线宽的半导体器件，包括晶圆、设置于晶圆上的第一保护层、第二保护层、及栅极。第一保护层设有多个孔洞，孔洞的孔径为300奈米至500奈米；第二保护层设置于第一保护层上及多个孔洞内，第二保护层设有多个开口以暴露出晶圆的部分表面，开口的口径为小于或等于100奈米；栅极设置于多个开口内并突出于第二保护层的表面，本发明专利技术利用相对便宜的成本,制作出栅极线宽100nm以下、具高频特性的半导体器件。

【技术实现步骤摘要】
缩短线宽的半导体器件及半导体制造方法
本专利技术为提供一种半导体
，特别是有关于可缩短栅极线宽的半导体制造方法及半导体器件。
技术介绍
由于各类组件对工艺微缩的需求持续，微影技术在现今的半导体产业扮演关键角色；若要产出最佳的线宽分辨率，微影设备必须精确严密地控制焦距与暴光量，这两项关键因素决定了显影后光刻胶的截面轮廓(photoresistprofile)。除了微影设备的需求以外，不同的蚀刻机制将对蚀刻后的截面轮廓产生直接的影响，压力、气体流量、蚀刻剂的酸碱值或浓度等工艺条件更是微影工艺造成底切的影响因素。底切会严重破坏线宽分辨率，而影响半导体器件的质量。半导体器件为了朝向更高频的特性发展，工艺微缩势必以缩短栅极的线宽为目标。近年来虽已发展缩短栅极的线宽相关技术，微影设备多为采用电子束(E-beam)技术或是深紫外光(DeepUltraviolet,DUV)技术，电子束微影的问题是产出量(throughput)偏低，亦即工艺速度太慢，大约1至2小时才能完成一片晶圆。而深紫外光光源的设备则是成本过于昂贵，大部分的是用在12吋晶圆。对于技术主流6吋晶圆要求精确控制各种组件尺寸至次微米大小，发挥最佳线宽分辨率、及达到高的再现性确实是现有技术亟需突破的瓶颈。
技术实现思路
为了改善现有技术的缺失，本专利技术的目的在于为了往更高频的特性发展，提出缩短栅极线宽的半导体器件及半导体制造方法，以制作栅极线宽100nm以下的半导体器件。为达上述目的，本专利技术提供一种缩短线宽的半导体器件，包括晶圆、保护层、及栅极。保护层置于晶圆上，且保护层设有多个孔洞以以暴露出晶圆的部分表面，孔洞的孔径为小于或等于100奈米。栅极设置于多个孔洞内并突出于保护层的表面。本专利技术还提供一种缩短线宽的半导体制造方法，包括：提供晶圆；在晶圆上形成光刻胶；移除部分光刻胶，以缩短光刻胶的线宽；形成保护层以覆盖光刻胶及晶圆；利用蚀刻步骤移除部分保护层以保留在光刻胶表面上及在晶圆上的保护层；移除光刻胶以暴露出部分晶圆的表面；及于所暴露出部分晶圆的表面形成栅极。本专利技术再提供一种缩短线宽的半导体器件，包括晶圆、设置于晶圆上的第一保护层、第二保护层、及栅极。第一保护层设有多个孔洞，孔洞的孔径为300奈米至500奈米；第二保护层设置于第一保护层上及多个孔洞内，第二保护层设有多个开口以暴露出晶圆的部分表面，开口的口径为小于或等于100奈米；栅极设置于多个开口内并突出于第二保护层的表面。本专利技术又提供一种缩短线宽的半导体制造方法，包括：提供晶圆；于晶圆上形成第一保护层；利用微影工艺于第一保护层上形成具有孔洞的光刻胶，孔洞暴露出部分的第一保护层的表面；根据具有孔洞的光刻胶，执行蚀刻步骤以移除在孔洞下的第一保护层，以暴露出部分晶圆的表面；移除光刻胶；形成第二保护层在第一保护层上并覆盖所暴露出部分晶圆的表面，且对应于所暴露出部分晶圆的表面上形成多个沟槽；蚀刻以移除在沟槽底部的第二保护层，以形成开口并暴露出部分的晶圆表面；及在开口形成栅极。本专利技术更提供一种缩短线宽的半导体制造方法，包括：提供晶圆；于晶圆上形成保护层；利用微影工艺于保护层上形成光刻胶并暴露出部分的保护层；移除所暴露出部分的保护层，以暴露出部分晶圆的表面；移除光刻胶；形成金属层以覆盖所暴露出部分晶圆的表面及保护层；蚀刻以移除在保护层上；及在晶圆的部分表面上的金属层，以暴露出保护层的表面及晶圆的部分表面；及移除保护层，保留在晶圆上的金属层。基于上述，本专利技术的缩短线宽的半导体制造方法可利用i线(i-line)暴光机进行微影工艺，可利用相对便宜的成本,制作出栅极线宽100nm以下、具高频特性的半导体器件。附图说明图1是根据本专利技术技术的第一实施例，表示缩短线宽的半导体器件的结构示意图。图2是根据本专利技术技术的第一实施例，表示缩短线宽的半导体制造方法的步骤流程图。图3A至图3F是根据本专利技术技术的第一实施例，表示缩短线宽的半导体制造方法的各步骤的结构示意图。图4是根据本专利技术技术的第二实施例，表示缩短线宽的半导体器件的结构示意图。图5是根据本专利技术技术的第二实施例，表示缩短线宽的半导体制造方法的步骤流程图。图6A至图6G是根据本专利技术技术的第二实施例，表示缩短线宽的半导体制造方法的各步骤的结构示意图。图7是根据本专利技术技术的第三实施例，表示缩短线宽的半导体器件的结构示意图。图8是根据本专利技术技术的第三实施例，缩短线宽的半导体制造方法的步骤流程图。图9A至图9G是根据本专利技术技术的第三实施例，表示缩短线宽的半导体制造方法的各步骤的结构示意图。具体实施方式为了使本专利技术的目的、技术特征及优点，能更为相关
人员所了解，并得以实施本专利技术，在此配合所附的图式、具体阐明本专利技术的技术特征与实施方式，并列举较佳实施例进步说明。以下文中所对照的图式，为表达与本专利技术特征有关的示意，并未亦不需要依据实际情形完整绘制。而关于本案实施方式的说明中涉及本领域技术人员所熟知的
技术实现思路
，亦不再加以陈述。在本专利技术中，所述的X轴与Y轴系采用右旋的卡式坐标系。X轴与Y轴与原点的详细方向在本专利技术中，是依照各个图式内容所标示，其中以X轴延伸的方向为X方向，以Y轴延伸的方向为Y方向，以Z轴延伸的方向为Z方向。首先参照图1，是本专利技术第一实施例缩短线宽的半导体器件的结构示意图。本专利技术的第一实施例的结构如图1所示，缩短线宽的半导体器件包括晶圆10、保护层20、及栅极200。保护层20置于晶圆10上，且保护层20设有多个孔洞21以以暴露出晶圆10的部分表面，孔洞21的孔径为小于或等于100奈米。栅极200设置于多个孔洞21内并突出于保护层20的表面。此处的晶圆10优选为含有三五族外延材料的衬底；保护层20优选为介电材料，例如硅氧化物(SiOX)或硅氮化物(SiNX)等等；栅极200的材料优选为金属，可以选择的金属包括:钨(W)、铝(Al)、钛(Ti)、钽(Ta)、镍(Ni)、钼(Mo)、锗(Ge)、铂(Pt)、金(Au)、钌(Ru)、钯(Pd)、铱(Ir)、或上述金属的合金。以下的执行例不再加以叙述。接着参照图2、及图3A至图3F，图2是本专利技术第一实施例缩短线宽的半导体制造方法的步骤流程图。图3A至图3F是本专利技术第一实施例缩短线宽的半导体制造方法的各步骤的结构示意图。本专利技术的第一实施例的缩短线宽的半导体制造方法的流程如图2所示，先进行步骤S1，提供晶圆。再进行步骤S2，于晶圆上形成光刻胶；配合图3A所示，利用i线暴光机执行微影工艺，之后光刻胶100形成线宽300奈米至500奈米的图案，并暴露出部分的晶圆10。接着进行步骤S3，移除部分光刻胶；配合图3B所示，利用氧等离子体(O2plasma)进行干蚀刻，对光刻胶100执行横向蚀刻，以移除横向部分的光刻胶100，进而缩短光刻胶100的线宽，光刻胶100的线宽达到100奈米以下。接着进行步骤S4，形成保护层；配合图3C所示，利用等离子化学气相沉积方法成长厚度100奈米至500奈米的保本文档来自技高网...

【技术保护点】
1.一种缩短线宽的半导体器件，其特征在于，包括：/n晶圆；/n保护层，设置于所述晶圆上，所述保护层设有多个孔洞以以暴露出所述晶圆的部分表面；以及/n栅极，设置于多个所述孔洞内并突出于所述保护层的表面；/n其中，所述孔洞的孔径为小于或等于100奈米。/n

【技术特征摘要】
1.一种缩短线宽的半导体器件，其特征在于，包括：
晶圆；
保护层，设置于所述晶圆上，所述保护层设有多个孔洞以以暴露出所述晶圆的部分表面；以及
栅极，设置于多个所述孔洞内并突出于所述保护层的表面；
其中，所述孔洞的孔径为小于或等于100奈米。


2.一种缩短线宽的半导体制造方法，其特征在于，包括：
提供晶圆；
在所述晶圆上形成光刻胶；
移除部分所述光刻胶，以缩短所述光刻胶的线宽；
形成保护层以覆盖所述光刻胶及所述晶圆；
利用蚀刻步骤移除部分所述保护层以保留在所述光刻胶表面上及在所述晶圆上的所述保护层；
移除所述光刻胶以暴露出部分所述晶圆的表面；以及
于所暴露出所述部分所述晶圆的表面形成栅极。


3.如权利要求2所述的缩短线宽的半导体制造方法，其特征在于，所述利用蚀刻步骤移除部分所述保护层以保留在所述光刻胶表面上及在所述晶圆上的所述保护层的横向蚀刻速率大于纵向蚀刻速率。


4.如权利要求3所述的缩短线宽的半导体制造方法，其特征在于，所述保护层与所述光刻胶的蚀刻选择比大于3:1。


5.一种缩短线宽的半导体器件，其特征在于，包括：
晶圆；
第一保护层，设置于所述晶圆上，所述第一保护层设有多个孔洞；
第二保护层，设置于所述第一保护层上及多个所述孔洞内，所述第二保护层设有多个开口以暴露出所述晶圆的部分表面；以及
栅极，设置于多个所述开口内并突出于所述第二保护层的表面；
其中，所述孔洞的孔径为300奈米至500奈米，所述开口的口径为小于或等于100奈米。


6.一种缩短线宽的半导体制造方法，其特征在于，包括：
提供晶圆；
于所述晶圆上形成第一保护层；
利用微影工艺于所述第一保护层...

【专利技术属性】
技术研发人员：何伟志，吴俊鹏，
申请(专利权)人：吴俊鹏，陈纪宇，
类型：发明
国别省市：中国台湾;71