数据储存装置以及非挥发式存储器控制方法制造方法及图纸

本发明专利技术涉及数据储存装置的高效修整，其中一控制器根据一主机发出的一修整指令，编写一暂存存储器上一快取区反映修整状况，使上述修整状况得以自该快取区冲至该非挥发式存储器，而一主机‑装置映射表耗费资源的更新得以搁置。

【技术实现步骤摘要】
数据储存装置以及非挥发式存储器控制方法
本专利技术有关于数据储存装置的修整(trimming)技术。
技术介绍
非挥发式存储器有多种形式─例如，快闪存储器(flashmemory)、磁阻式随机存取存储器(MagnetoresistiveRAM)、铁电随机存取存储器(FerroelectricRAM)、电阻式随机存取存储器(ResistiveRAM)、自旋转移力矩随机存取存储器(SpinTransferTorque-RAM，STT-RAM)…等，用于长时间数据保存，可做为储存媒体实现一数据储存装置。非挥发式存储器通常有其特殊的储存特性。本
需要相应非挥发式存储器的储存特性发展相应的控制技术。例如，符合非挥发式存储器储存特性的修整(trimming)技术。
技术实现思路
本专利技术提出一种修整指令执行技术。根据本专利技术一种实施方式实现的一数据储存装置包括一非挥发式存储器、以及耦接该非挥发式存储器的一控制器以及一暂存存储器。该控制器建构来根据一主机发出的一修整指令，编写该暂存存储器上一快取区反映修整状况，使上述修整状况得以自该快取区冲至该非挥发式存储器。该修整指令要求一大量修整，该大量修整对齐一第一长度的分界、且为该第一长度的N倍，N为正整数。该控制器令该快取区载有N个位元标示该大量修整。一种实施方式中，该控制器还在该暂存存储器上管理一修整位元总表，该修整位元总表包括多个修整位元子表。上述N个位元对应到该等修整位元子表其中M个修整位元子表，M为正整数。该快取区载有上述M个修整位元子表，藉以载有上述N个位元。一种实施方式中，该控制器还在该暂存存储器上管理一修整资讯旗标表，对应该快取区的上述多个储存格，标示该快取区中载有上述M个修整位元子表的储存格。该控制器还令该修整资讯旗标表，随着该快取区冲至该非挥发式存储器。一种实施方式中，该控制器还在该暂存存储器上管理一储存资讯表，对应该快取区的多个储存格，在对应的储存格储存使用者数据时记录一逻辑地址，且在对应的储存格载有上述修整位元子表时记录对应的子表编号。该控制器还令该储存资讯表，随着该快取区冲至该非挥发式存储器。一种实施方式中，一个修整位元子表的尺寸为该快取区一个储存格的一半容量。一个储存格的前半段载有一个修整位元子表时，该储存资讯表中对应该个储存格的资讯是以前半段记录该个修整位元子表的子表编号。一个储存格的后半段载有一个修整位元子表时，该储存资讯表中对应该个储存格的资讯是以后半段记录该个修整位元子表的子表编号。一种实施方式中，该修整指令还要求一中等长度修整。该中等长度修整不超过该第一长度，且对齐一第二长度的分界。该控制器还对应该中等长度修整，将虚置映射数据填入一主机-装置映射表。该控制器在该快取区记录该中等长度修整的起始逻辑地址以及长度。一种实施方式中，该控制器还以该修整资讯旗标表标示该快取区中载有该中等长度修整的起始逻辑地址以及长度的储存格。一种实施方式中，该控制器还令该储存资讯表，在对应的储存格载有该中等长度修整的起始逻辑地址以及长度时，记录一中等长度修整代号。一种实施方式中，该中等长度修整的起始逻辑地址以及长度结合虚置数据占据一个储存格的一半容量。一个储存格以前半段快取该中等长度修整的起始逻辑地址以及长度时，该储存资讯表中对应该个储存格的资讯是以前半段记录该中等长度修整代号。一个储存格以后半段快取该中等长度修整的起始逻辑地址以及长度时，该储存资讯表中对应该个储存格的资讯是以后半段记录该中等长度修整代号。一种实施方式中，该修整指令还要求一少量修整。该少量修整短于该第二长度。该少量修整包含于该第二长度的一逻辑地址区间中。该控制器对应该少量修整，将虚置数据与该逻辑地址区间不修整的数据结合，快取于该快取区的一局部修整储存格。该控制器更新该主机-装置映射表，使该逻辑地址区间指向该局部修整储存格。一种实施方式中，相应该主机发下的一读取指令，该控制器查询该修整位元总表。该读取指令要求读取的逻辑地址区间在该修整位元总表内标示为已修整时，该控制器以已修整回应该读取指令。该读取指令要求读取的逻辑地址区间在该修整位元总表内未标示为已修整时，该控制器还查询该主机-装置映射表回应该读取指令。一种实施方式中，该主机-装置映射表包括多个映射子表。各映射子表管理该第一长度的逻辑地址区间的映射数据。各储存格长度为该第二长度。以上控制该非挥发式存储器的控制器也可以由其他架构实现。本专利技术还可以前述概念实现非挥发式存储器的控制方法。下文特举实施例，并配合所附图示，详细说明本
技术实现思路
。附图说明图1图解快闪存储器中区块Blk的结构；图2图解根据本专利技术一种实施方式所实现的一数据储存装置200；图3图解修整的分类；图4图解首位少量修整(302)，其中修整逻辑区块地址LBA5～LBA7；图5图解首位中等长度修整(304)，其中修整逻辑区块地址LBA8～LBA4095；图6A以及图6B图解大量修整(306)，其中修整逻辑区块地址LBA4096～LBA100663295；图7图解末位中等长度修整(308)；图8图解末位少量修整(310)，其中修整逻辑区块地址LBA100664320～LBA100664323；图9整理LBA5～LBA100664323修整指令执行后，动态随机存取存储器206上存在内容；图10A、10B以及10C图解该修整位元总表TBM一位元的"1"至"0"翻转；图11图解LBA10240(5MB)起始的12KB写入如何被回应；图12A、12B、12C根据本专利技术一种实施方式图解表格重建机制；图13根据本专利技术一种实施方式图解修整指令(trimcommand)处理方法；图14为流程图，根据本专利技术一种实施方式图解如何根据该修整位元总表TBM背景更新该主机-快闪存储器映射表H2F；图15为流程图，根据本专利技术一种实施方式图解如何回应主机208发出的写入指令；以及图16为流程图，根据本专利技术一种实施方式图解如何一复电程序。符号说明200～数据储存装置；202～快闪存储器；204～控制器；206～动态随机存取存储器(DRAM)；208～主机；210～主动区块A_Blk的闲置区域；302…310～修整逻辑地址范围分类区间；402、404、502、602、604、702、802、804、1002、1004、1102、1104、1106～快取区Data_Cache的储存区间；1202～一串修整资讯旗标；1204～一串储存资讯；A_Blk～主动区块；Blk～区块；Data_Cache～快取区；GHP0、GHP1、GHP511、GHP0x100、GHP0x17F、GHP0xC00000、GHP0xC0007F、GHP0xC00080～全域主机页编号的映射资讯；H2F～主本文档来自技高网...

【技术保护点】
1.一种数据储存装置，包括：/n一非挥发式存储器；以及/n耦接该非挥发式存储器的一控制器以及一暂存存储器，其中，该控制器是建构来根据一主机发出的一修整指令，编写该暂存存储器上一快取区反映修整状况，使上述修整状况得以自该快取区冲至该非挥发式存储器，/n其中：/n该修整指令要求一大量修整，该大量修整对齐一第一长度的分界、且为该第一长度的N倍，N为正整数；且/n该控制器令该快取区载有N个位元标示该大量修整。/n

【技术特征摘要】
20200529 TW 109117977;20191129 US 62/941,9361.一种数据储存装置，包括：
一非挥发式存储器；以及
耦接该非挥发式存储器的一控制器以及一暂存存储器，其中，该控制器是建构来根据一主机发出的一修整指令，编写该暂存存储器上一快取区反映修整状况，使上述修整状况得以自该快取区冲至该非挥发式存储器，
其中：
该修整指令要求一大量修整，该大量修整对齐一第一长度的分界、且为该第一长度的N倍，N为正整数；且
该控制器令该快取区载有N个位元标示该大量修整。


2.如权利要求1的数据储存装置，其特征在于：
该控制器还在该暂存存储器上管理一修整位元总表，该修整位元总表包括多个修整位元子表；
上述N个位元对应到该等修整位元子表其中M个修整位元子表，M为正整数；且
该快取区载有上述M个修整位元子表，藉以载有上述N个位元。


3.如权利要求2的数据储存装置，其特征在于：
该控制器还在该暂存存储器上管理一修整资讯旗标表，对应该快取区的上述多个储存格，标示该快取区中载有上述M个修整位元子表的储存格；且
该控制器还令该修整资讯旗标表，随着该快取区冲至该非挥发式存储器。


4.如权利要求3的数据储存装置，其特征在于：
该控制器还在该暂存存储器上管理一储存资讯表，对应该快取区的多个储存格，在对应的储存格储存使用者数据时记录一逻辑地址，且在对应的储存格载有上述修整位元子表时记录对应的子表编号；且
该控制器还令该储存资讯表，随着该快取区冲至该非挥发式存储器。


5.如权利要求4的数据储存装置，其特征在于：
一个修整位元子表的尺寸为该快取区一个储存格的一半容量；
一个储存格的前半段载有一个修整位元子表时，该储存资讯表中对应该个储存格的资讯是以前半段记录该个修整位元子表的子表编号；且
一个储存格的后半段载有一个修整位元子表时，该储存资讯表中对应该个储存格的资讯是以后半段记录该个修整位元子表的子表编号。


6.如权利要求4的数据储存装置，其特征在于：
该修整指令还要求一中等长度修整，该中等长度修整不超过该第一长度，且对齐一第二长度的分界；
该控制器还对应该中等长度修整，将虚置映射数据填入一主机-装置映射表；且
该控制器在该快取区记录该中等长度修整的起始逻辑地址以及长度。


7.如权利要求6的数据储存装置，其特征在于：
该控制器还以该修整资讯旗标表标示该快取区中载有该中等长度修整的起始逻辑地址以及长度的储存格。


8.权利要求7的数据储存装置，其特征在于：
该控制器还令该储存资讯表，在对应的储存格载有该中等长度修整的起始逻辑地址以及长度时，记录一中等长度修整代号。


9.如权利要求8的数据储存装置，其特征在于：
该中等长度修整的起始逻辑地址以及长度结合虚置数据占据一个储存格的一半容量；
一个储存格以前半段快取该中等长度修整的起始逻辑地址以及长度时，该储存资讯表中对应该个储存格的资讯是以前半段记录该中等长度修整代号；且
一个储存格以后半段快取该中等长度修整的起始逻辑地址以及长度时，该储存资讯表中对应该个储存格的资讯是以后半段记录该中等长度修整代号。


10.如权利要求8的数据储存装置，其特征在于：
该修整指令还要求一少量修整，该少量修整短于该第二长度；
该少量修整包含于该第二长度的一逻辑地址区间中；
该控制器对应该少量修整，将虚置数据与该逻辑地址区间不修整的数据结合，快取于该快取区的一局部修整储存格；且
该控制器更新该主机-装置映射表，使该逻辑地址区间指向该局部修整储存格。


11.如权利要求10的数据储存装置，其特征在于：
相应该主机发下的一读取指令，该控制器查询该修整位元总表；
该读取指令要求读取的逻辑地址区间在该修整位元总表内标示为已修整时，该控制器以已修整回应该读取指令；且
该读取指令要求读取的逻辑地址区间在该修整位元总表内未标示为已修整时，该控制器还查询该主机-装置映射表回应该读取指令。


12.如权利要求11的数据储存装置，其特征在于：
该主机-装置映射表包括多个映射子表，各映射子表管理该第...

【专利技术属性】
技术研发人员：钟育祥，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71