超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结器件各原胞形成于对应的超结单元上，包括：沟道区和平面栅，栅漏电容为由平面栅对顶部漂移区和底部的第一导电类型柱进行纵向耗尽形成的电容。超结单元中，第二导电类型柱会对第一导电类型柱进行横向耗尽，在保持超结单元的电荷平衡或使第二导电类型掺杂总量多以保证击穿电压满足要求的条件下，超结单元的顶部区域中的第二导电类型柱的宽度设置为小于第一导电类型柱的宽度，以增加平面栅对第一导电类型柱的纵向耗尽并从而增加栅漏电容。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能增加器件的栅漏电容，能有效降低器件在应用电路中的电磁干扰以及有效降低器件在应用电路中带来的电流和电压的过冲。

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结器件如超结MOSFET是在现有VDMOS基础上，通过在纵向的漂移区中插入横向的P型柱，从而可以在不降低击穿电压的情况下，大幅提高漂移区的掺杂浓度。更重要的是，它跟现有VDMOS不同，它的比导通电阻还可以通过不断降低P型柱之间的距离，来继续降低。因此超结MOSFET跟现有VDMOS相比，在相同导通电阻情况下，其芯片面积可以达到VDMOS的六分之一以下，其电容也被急剧降低。这也给超结MOSFET替代VDMOS带来了一定的难度。这是因为：MOSFET在开关过程中的dv/dt主要是取决于在米勒(miller)平台对CGD的充电和放电，其中CGD表示栅漏电容，dv/dt表示漏极电压随时间的变化率。大致有这里IG是驱动电路给栅极的电流。超结MOSFET因为P型柱在很低的电压下对漂移区的完全耗尽，使得CGD特别低，因此开关过程中的dv/dt特别高，使得开关过程本文档来自技高网...

【技术保护点】
1.一种超结器件，其特征在于：包括由多个交替排列的第一导电类型柱和第二导电类型柱组成的超结结构；每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；/n超结器件各原胞形成于对应的所述超结单元上，所述原胞包括：/n第二导电类型的沟道区，所述沟道区位于对应的所述第二导电类型柱的顶部区域中并延伸到邻近的所述第一导电类型柱，在所述第一导电类型柱的顶部区域两侧各有一个所述沟道区，所述第一导电类型柱的顶部区域两侧的所述沟道区之间具有间隔区域并令该间隔区域为顶部漂移区；/n栅极结构为平面栅，所述平面栅覆盖在所述顶部漂移区并延伸到所述顶部漂移区两侧的所述沟道区上，被所述平面栅覆盖的所述沟道区的...

【技术特征摘要】
1.一种超结器件，其特征在于：包括由多个交替排列的第一导电类型柱和第二导电类型柱组成的超结结构；每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；
超结器件各原胞形成于对应的所述超结单元上，所述原胞包括：
第二导电类型的沟道区，所述沟道区位于对应的所述第二导电类型柱的顶部区域中并延伸到邻近的所述第一导电类型柱，在所述第一导电类型柱的顶部区域两侧各有一个所述沟道区，所述第一导电类型柱的顶部区域两侧的所述沟道区之间具有间隔区域并令该间隔区域为顶部漂移区；
栅极结构为平面栅，所述平面栅覆盖在所述顶部漂移区并延伸到所述顶部漂移区两侧的所述沟道区上，被所述平面栅覆盖的所述沟道区的表面用于形成沟道；
栅漏电容为由所述平面栅对所述顶部漂移区和所述顶部漂移区底部的所述第一导电类型柱进行纵向耗尽形成的电容；
所述超结单元中，所述第二导电类型柱会对所述第一导电类型柱进行横向耗尽，在保持所述超结单元的电荷平衡或使所述第二导电类型柱的掺杂总量多于所述第一导电类型柱的掺杂总量以保证所述超结器件的击穿电压满足要求的条件下，所述超结单元的顶部区域中的所述第二导电类型柱的宽度设置为小于所述第一导电类型柱的宽度，以在所述超结单元的顶部区域中减少所述第二导电类型柱对所述第一导电类型柱的横向耗尽，从而增加所述平面栅对所述第一导电类型柱的纵向耗尽并从而增加所述栅漏电容。


2.如权利要求1所述的超结器件，其特征在于：所述第二导电类型柱由填充由第一沟槽中的第二导电类型的第二外延层组成，所述第一沟槽呈顶部宽度小于底部宽度的结构；所述第一沟槽形成于第一导电类型的第一外延层中，所述第一导电类型柱由位于所述第二导电类型柱之间的第一外延层组成。


3.如权利要求1所述的超结器件，其特征在于：所述第一导电类型柱由填充由第二沟槽中的第一导电类型的第一外延层组成，所述第二沟槽呈顶部宽度大于底部宽度的结构；所述第二沟槽形成于第二导电类型的第二外延层中，所述第二导电类型柱由位于所述第一导电类型柱之间的第二外延层组成。


4.如权利要求2所述的超结器件，其特征在于：所述第一沟槽的侧面倾角为90.5度～91.5度。


5.如权利要求1所述的超结器件，其特征在于：所述第一导电类型柱由多层第一导电类型的第一外延子层叠加而成，所述第二导电类型柱由在对应的各第一导电类型的外延层中进行第二导电类型离子注入的第二离子注入区叠加而成。


6.如权利要求1所述的超结器件，其特征在于：在所述沟道区的表面形成有第一导电类型重掺杂的源区，所述源区和对应的所述平面栅的侧面自对准；
所述平面栅包括依次叠加的栅介质层和多晶硅栅；
在所述超结结构的底部形成有第一导电类型掺杂的缓冲层；所述缓冲层形成在第一导电类型重掺杂的半导体衬底表面；
漂移区由位于所述沟道区和所述半导体衬底之间的所述第一导电类型柱和所述缓冲层组成；
漏区由背面减薄后的所述半导体衬底组成或者由背面减薄后的所述半导体衬底进行第一导电类型重掺杂离子注入形成。


7.如权利要求6所述的超结器件，其特征在于：所述源区通过接触孔连接到由正面金属层组成的源极，所述源区对应的接触孔的底部形成有沟道引出区；
在所述顶部漂移区形成有JFET注入区。


8.如权利要求1-7中任一权项所述的超结器件，其特征在于：所述超结器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述超结器件为P型器件，第一导电类型为P型，第二导电类型为N型。


9.一种超结器件的制造方法，其特征在于：包括如下步骤：
步骤一、形成由多个交替排列的第一导电类型柱和第二导电类型柱组成的超结结构；每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元；
所述超结单元中，所述第二导电类型柱会对所述第一导电类型柱进行横向耗尽，在保持所述超结单元的电荷平衡或使所述第二导电类型柱的掺杂总量多于所述第一导电类型柱的掺杂总量以保证所述超结器件的击穿电压满足要求的条件...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：南通尚阳通集成电路有限公司，
类型：发明
国别省市：江苏;32