用于集成电路封装的分层缺陷检测方法技术

提供了一种用于集成电路封装的分层缺陷检测方法，包括：在集成电路封装的内置二极体输入管脚施加能够使集成电路封装的内部芯片发热的预定电流；测量集成电路封装的内置二极体输入管脚处在多个时间的端电压；以及根据集成电路封装的内置二极体输入管脚处在多个时间的端电压，判断集成电路封装是否存在分层缺陷，其中，分层缺陷是指集成电路封装的内部芯片和封装基岛之间分层的封装缺陷。根据本发明专利技术实施例的用于集成电路封装的分层缺陷检测方法可以成本低廉且快速地检测出大量集成电路封装中存在分层缺陷的集成电路封装，从而可以实现对于大量集成电路封装的快速诊断、筛选、和测试。

【技术实现步骤摘要】
用于集成电路封装的分层缺陷检测方法
本专利技术涉及集成电路封装领域，尤其涉及一种用于集成电路封装的分层缺陷检测方法。
技术介绍
集成电路封装的内部芯片与封装基岛之间的分层是一种较为常见的封装缺陷，会导致内部芯片无法有效工作或性能异常(例如，内部芯片发热、效率降低、甚至损伤或损毁等)。目前，大多采用专业超声波扫描设备来检测集成电路封装的内部芯片与封装基岛之间的分层(即，集成电路封装的分层缺陷)。但是，专业超声波扫描设备昂贵，并且这种检测方法的检测效率低，无法通过抽样精准判断并剔除大批量集成电路封装中存在分层缺陷的集成电路封装。
技术实现思路
鉴于以上所述的一个或多个问题，本专利技术提供了一种用于集成电路封装的分层缺陷检测方法。根据本专利技术实施例的用于集成电路封装的分层缺陷检测方法包括：在集成电路封装的内置二极体输入管脚施加能够使集成电路封装的内部芯片发热的预定电流；测量集成电路封装的内置二极体输入管脚处在多个时间的端电压；以及根据集成电路封装的内置二极体输入管脚处在多个时间的端电压，判断集成电路封装是否存在分本文档来自技高网...

【技术保护点】
1.一种用于集成电路封装的分层缺陷检测方法，包括：/n在集成电路封装的内置二极体输入管脚施加能够使所述集成电路封装的内部芯片发热的预定电流；/n测量所述集成电路封装的内置二极体输入管脚处在多个时间的端电压；以及/n根据所述集成电路封装的内置二极体输入管脚处在所述多个时间的端电压，判断所述集成电路封装是否存在分层缺陷，其中，所述分层缺陷是指所述集成电路封装的内部芯片和封装基岛之间分层的封装缺陷。/n

【技术特征摘要】
1.一种用于集成电路封装的分层缺陷检测方法，包括：
在集成电路封装的内置二极体输入管脚施加能够使所述集成电路封装的内部芯片发热的预定电流；
测量所述集成电路封装的内置二极体输入管脚处在多个时间的端电压；以及
根据所述集成电路封装的内置二极体输入管脚处在所述多个时间的端电压，判断所述集成电路封装是否存在分层缺陷，其中，所述分层缺陷是指所述集成电路封装的内部芯片和封装基岛之间分层的封装缺陷。


2.如权利要求1所述的分层缺陷检测方法，其中，根据所述集成电路封装的内置二极体输入管脚处在第一时间的端电压和在第二时间的端电压之间的电压差值，判断所述集成电路封装是否存在所述分层缺陷。


3.如权利要求1所述的分层缺陷检测方法，其中，当所述集成电路封装的内置二极体输入管脚处在所述第一时间的端电压和在所述第二时间的端电压之间的电压差值大于预定阈值时，判定所述集成电路封装存在所述分层缺陷。


4.如权利要求1所述的分层缺陷检测方法，其中，当所述集成电路封装的内置二极体输入管脚处在所述第一时间的端电压和在所述第二时间的端电压之间的电压差值不大于预定阈值时，判定所述集成电路封装不存在所述分层缺陷。


5.如权利要求1至4中任一项所述的分层缺陷检测方法，其中，所述预定电流是在被施加到与所述集成电路封装同批次生产的、存在所述分层缺陷的集成电路封装缺陷品的内置二极体输入管脚时，所述集成电路封装缺陷品的内部芯片发热，使得所述集成电路封装...

【专利技术属性】
技术研发人员：张学豪，曾国华，叶明明，李栋杰，赵时峰，
申请(专利权)人：昂宝电子上海有限公司，
类型：发明
国别省市：上海;31