向/从FIFO存储器读取/写入数据单元的设备和方法技术

本发明专利技术基于为ＦＩＦＯ的输入或输出端口保持两个计数器的思想。提供了一种用于从协处理器将数据单元写入到ＦＩＦＯ存储器中的设备。所述设备被嵌入在包括至少一个协处理器、一个ＦＩＦＯ存储器和一个控制器的多重处理环境中。所述设备包括用于计数在所述ＦＩＦＯ存储器中可用的空位的第一计数器，和用于计数被写入到所述ＦＩＦＯ存储器中的数据单元的数量的第二计数器。所述设备还包括一个控制装置，用于对所述第一计数器进行所述ＦＩＦＯ存储器中可用的空位的检验，并且用于对所述第二计数器进行是否预定数量Ｎ个数据单元已经被写入到所述ＦＩＦＯ存储器的检验。在一个数据单元已经被写入到所述ＦＩＦＯ存储器中之后，所述控制装置递减所述第一计数器的计数并且递增所述第二计数器的计数。最后，所述设备包括一个用于输出数据单元到所述ＦＩＦＯ存储器的输出装置。当所述第二计数器的计数已经达到所述预定数量Ｎ时，所述控制装置发布第一消息并且发布对在所述ＦＩＦＯ存储器中可用的空位的第一个呼叫到所述控制器。所述输出装置转发所述第一消息和／或所述第一个呼叫到所述控制器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种用于从协处理器写入数据单元到FIFO的设备和方法，一种用于从FIFO存储器读取数据单元到协处理器中以及多重处理计算机系统的设备和方法。像高清晰度电视(HDTV)、广播卫星服务、电视会议、交互式存储媒体等等的新的应用和服务，在视频域以及音频域中需要大量的数据处理。因此，在那些应用中被涉及的数据率使得计算十分消耗时间。当应付在信号处理中的计算需求时，设计者通常采用两种结构方法，即专用和可编程的方法。专用结构旨在充分利用算法的计算特点。专用结构的VLSI实现按照范围、功率和性能被最佳化。专用结构的优点是它们提供了一种好性能，然而它们对于进一步扩展一种算法集合缺乏灵活性。另一方面，因为仅仅通过应用必要的软件修改，算法能够被进一步扩展，所以所述可编程的方法能够满足对更大的灵活性的需要。由于多个应用可以在硬件上运行这样一个事实，因此，每个应用硬件的成本被降低。可编程结构的缺点是，该结构以及应用模块必须更快，因为算法的计算性质未被充分利用。这个问题可以通过实现多重处理策略被解决。因此，提供一种具有足够的并行性的应用模块以便充分利用多处理器结构的计算资源是必需的。为信号处理应用提供并行性的一个这样的应用模型是康氏(Kahn)处理网络模型。所述应用在多处理器结构中一被执行，就能够显著提高处理速度。一个典型的康氏处理网络包括多个处理网络、进程和FIFO存储器(先入先出)。在这样一个处理网络中，通过一个处理器或一个协处理器，一个进程被实现，并且一个FIFO代表一个通信信道，即所述处理器通过FIFO缓冲器彼此通信。所述FIFO具有单独的阅读器和单独的记录器。一个进程通常定义所述应用的功能性。它通过输入和输出端口和它的环境交互作用。一个进程可以处于三种状态之一，即运行、阻塞或准备状态。例如，如果一个进程设法从一个空FIFO读出或者设法写到一个满FIFO中，则所述进程将被阻塞。在康氏处理网络中，所述进程以流水线方式彼此通信，即，在所述流水线中最慢的进程定义它的吞吐量。如果所述计算在进程中完全平衡，则它将减少在所述应用模块内的有效的并行性。通常，进程通过FIFO彼此通信。现在，当这些进程像软件进程一样被实现时，一种FIFO的实现包括一个用于存储数据的缓冲器、一个读出指针、一个写入指针以及用于在所述缓冲器中同步数据和空位的空位和数据信号量。因此，写入到FIFO中首先通过在所述FIFO中等待自由空位，即空间而被实现。当在所述FIFO中有一个可用空位时，数据被输入到FIFO中并且写入指针被递增。最后，显示有效数据已经被增加到FIFO中。从FIFO读出与写入对称，即，空位和数据以及记录器和阅读器指针的角色已经改变。在一个多重处理环境中，像总线等等的可用的通信资源通常有冲突。通信费用随着在所述结构中处理器数量的增加而增加。因此，按照减少的通信最佳化应用模型会带来改进的速度。通过仔细地选择权标结构并且控制在通信信道上被传送的权标数量，减少的通信是能实现的。因此，本专利技术的一个目的是改进在多重处理环境中协处理器和控制器之间的通信。通过一种根据权利要求1用于从协处理器写数据单元到FIFO存储器中的设备、一种根据权利要求7用于从协处理器写数据单元到FIFO存储器中的方法、一种根据权利要求12用于从FIFO存储器读出数据单元到协处理器中的设备、一种根据权利要求18用于从FIFO存储器读出数据单元到协处理器中的方法、以及一种根据权利要求23的多重处理计算机系统，所述目的被达到。本专利技术基于一种思想，即，保持两个计数器用于FIFO的输入或输出端口。根据本专利技术，提供了一种用于从协处理器写数据单元到FIFO存储器中的设备。所述设备被嵌入在一个包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中。所述设备包括一个用于计数在所述FIFO存储器中的可用空位的第一计数器，以及一个用于计数被写入到所述FIFO存储器中的数据单元数量的第二计数器。所述设备还包括一个控制装置，用于对所述第一计数器进行所述FIFO存储器中可用的空位的检验，并且用于对所述第二计数器进行是否预定数量的N个数据单元已经被写入到所述FIFO存储器的检验。在一个数据单元已经被写入到所述FIFO存储器之后，所述控制装置递减所述第一计数器的计数并且递增所述第二计数器的计数。最后，所述设备包括一个用于输出数据单元到所述FIFO存储器的输出装置。当所述第二计数器的计数已经达到所述预定的数量N时，所述控制装置发布第一消息，并且发布对于在所述FIFO存储器中可用空位的第一个呼叫到所述控制器。所述输出装置转发所述第一消息和/或所述第一个呼叫到所述控制器。根据本专利技术的写入设备的优点是，通过使用所述第一和第二计数器用于写入数据到所述FIFO存储器中，当写入到所述FIFO时，对于一个执行写入操作的协处理器，不必请求控制器两个信号量操作(P和V操作)，从而，减少在协处理器和控制器之间的通信业务量。根据本专利技术的一个实施方案，所述第一消息指示足够的数据单元已经被写入到所述FIFO存储器中。因为所述消息只在N个数据单元已经被写入到所述FIFO中之后被传送，所以，有利地，在协处理器和控制器之间的通信业务量被进一步减少，。根据本专利技术的另一个实施方案，当数据单元被输出到所述FIFO存储器时，所述控制装置递增一个写入指针。仍根据本专利技术的另一个实施方案，所述控制装置在所述写入指针被递增之后执行绕回测试。根据本专利技术的一个实施方案，所述控制装置在发布所述第一消息之后重置所述第二计数器，即，所述计数器在它的计数已经达到N并且所述消息已经被发布之后被重置，以便计数能够再次开始。根据本专利技术的另一个实施方案，在所述第一计数器的所述计数变成零之前，所述控制装置发布对于在所述FIFO存储器中可用空位的所述第一个呼叫到所述控制器。因为这样一个呼叫的等待时间被隐藏，所以这是有利的。本专利技术还涉及一种用于从协处理器写数据单元到FIFO的方法。所述方法对应于上述用于写数据单元的设备。此外，本专利技术还提供了一种用于从FIFO读出数据单元到协处理器中的设备和方法。所述设备和方法与写入设备和写入方法是互补的。这里，数据被从FIFO传送到协处理器。代替所述第一消息和第一个呼叫，发布指示足够的数据单元已经被从所述FIFO读出，即，该空位是可用的第二消息，以及在所述FIFO中请求可用的数据单元的第二个呼叫。根据本专利技术，根据权利要求23的一种的多重处理计算机系统也被提供。而且，根据权利要求24，本专利技术还提供了一种计算机程序用于实现所述方法。现在，将参考附图更详细地解释本专利技术，其中附图说明图1表示根据本专利技术的一个实施方案的一个多重处理计算机系统的框图，图2表示一个与图1中的协处理器有关的写入设备的框图，以及图3表示一个与图1中的协处理器有关的读出设备的框图。图1表示根据本专利技术的一个实施方案的一个多重处理计算机系统的框图。所述计算机系统包括优选地以FIFO存储器形式的存储体1、三个CPU3、三个协处理器2、一个控制器4以及一个像总线的，用于把所述FIFO存储器与CPU3、协处理器2和控制器4连接起来的互连。优选地，所述控制器4实现为按照协处理器2的请求来执行信号量操作的可编程的处理器，并且通过专用环状网优选地与协处理器2通信。一部分进本文档来自技高网...

【技术保护点】
在一个包括至少一个协处理器、一个ＦＩＦＯ存储器和一个控制器的多重处理环境中，用于将数据单元从协处理器写入到ＦＩＦＯ存储器中的设备，所述设备包括：用于计数在所述ＦＩＦＯ存储器中可用的空位的第一计数器；用于计数被写入到所述ＦＩＦ Ｏ存储器中的数据单元数量的第二计数器；控制装置，用于对所述第一计数器进行所述ＦＩＦＯ存储器中的可用空位的检验、用于对所述第二计数器进行是否预定数量Ｎ个数据单元已经被写入到所述ＦＩＦＯ存储器的检验、用于在一个数据单元已经被写入到所述Ｆ ＩＦＯ存储器之后，递减所述第一计数器的计数并且用于递增所述第二计数器的计数；以及用于输出数据单元到所述ＦＩＦＯ存储器的输出装置；其中所述控制装置被用于在所述第二计数器的计数已经达到所述预定数量Ｎ时发布第一消息；其中所 述控制装置被用于发布对所述ＦＩＦＯ存储器中可用空位的第一个呼叫到所述控制器；并且其中所述输出装置被用于转发所述第一消息和／或所述第一个呼叫到所述控制器。

【技术特征摘要】
EP 2002-6-7 02077223.21.在一个包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中，用于将数据单元从协处理器写入到FIFO存储器中的设备，所述设备包括用于计数在所述FIFO存储器中可用的空位的第一计数器；用于计数被写入到所述FIFO存储器中的数据单元数量的第二计数器；控制装置，用于对所述第一计数器进行所述FIFO存储器中的可用空位的检验、用于对所述第二计数器进行是否预定数量N个数据单元已经被写入到所述FIFO存储器的检验、用于在一个数据单元已经被写入到所述FIFO存储器之后，递减所述第一计数器的计数并且用于递增所述第二计数器的计数；以及用于输出数据单元到所述FIFO存储器的输出装置；其中所述控制装置被用于在所述第二计数器的计数已经达到所述预定数量N时发布第一消息；其中所述控制装置被用于发布对所述FIFO存储器中可用空位的第一个呼叫到所述控制器；并且其中所述输出装置被用于转发所述第一消息和/或所述第一个呼叫到所述控制器。2.根据权利要求1中所述的设备，其中，所述第一消息指示足够的数据单元已经被写入到所述FIFO存储器中。3.根据权利要求2中所述的设备，其中，所述控制装置还被用于当数据单元被输出到所述FIFO存储器时，递增一个写入指针。4.根据权利要求3中所述的设备，其中，所述控制装置还被用于在所述写入指针被递增之后执行一个绕回测试。5.根据权利要求2中所述的设备，其中所述控制装置被用于在发布所述第一消息之后重置所述第二计数器。6.根据权利要求1或2中所述的设备，其中，所述控制装置被用于在所述第一计数器的所述计数变成零之前，发布对所述FIFO存储器中可用空位的所述第一个呼叫到所述控制器。7.在一个包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中，用于将数据单元从协处理器写入到FIFO存储器中的方法，所述方法包括步骤检验第一计数器，指示在所述FIFO存储器中可用的空位，以便确定在所述FIFO存储器中是否有空位可用；发布对所述FIFO存储器中可用空位的第一个呼叫到所述控制器，直到在所述FIFO存储器中有空位；输出数据单元到所述FIFO存储器；在一个数据单元已经被写入到所述FIFO存储器之后，递减所述第一计数器的计数；在一个数据单元已经被写入到所述FIFO存储器之后，递增一个用于计数被写入到所述FIFO存储器中的数据单元数量的第二计数器；检验所述第二计数器以便确定是否预定数量N个数据单元已经被写入到所述FIFO存储器；以及当所述第二计数器的计数已经达到所述预定数量N时，发布足够的数据单元已经被写入到所述FIFO存储器中的第一消息。8.根据权利要求7中所述的方法，还包括步骤当数据单元已经被写入到所述FIFO存储器时，递增一个写入指针。9.根据权利要求8中所述的方法，还包括步骤在所述写入指针被递增之后，执行一个绕回测试。10.根据权利要求7中所述的方法，还包括步骤在发布所述第一消息之后，重置所述第二计数器。11.根据权利要求7中所述的方法，还包括步骤在所述第一计数器的计数变成零之前，发布对所述FIFO存储器中可用空位的所述第一个呼叫到所述控制器。12.在一个包括至少一个协处理器、一个FIFO存储器和一个控制器的多重处理环境中，用于从FIFO存储器读出数据单元到协处理器中的设备，所述设备包括用于...

【专利技术属性】
技术研发人员：J胡格布鲁格，P斯特拉维斯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]