用于产生随机数的开关电子电路制造技术

一种物理随机数发生器（１０）具有可用于锁存随机数位（ＲＮＢ）以响应电压振荡信号（ＶＯＳ）的接收的双稳态锁存器（４０）。当开关装置（２０）处于第一工作状态时，双稳态锁存器（４０）被去活，振荡器（３０）被激活而产生一个或多个在双稳态锁存器（４０）激活时可激发双稳态锁存器（４０）处于亚稳态的不可预测电压振荡信号（ＶＯＳ）。当开关装置（２０）处于第二工作状态时，振荡器（３０）被去活，双稳态锁存器（４０）被激活而锁存作为不可预测电压振荡信号（ＶＯＳ）的函数的随机数位（ＲＮＢ），由电压振荡信号（ＶＯＳ）激发双稳态锁存器（４０）进入亚稳态增强了随机数位（ＲＮＢ）的随机性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般来说涉及物理随机数发生器(即，一种通过以不可确定的方式操作装置的一个或多个元件而产生表示数字的一位或多位的装置)。本专利技术特别涉及便于把物理随机数发生器结合在各种类型的电子装置内的物理随机数发生器的工作效率。附图说明图1说明通过双稳态锁存器的一个或多个输入激发双稳态锁存器的亚稳态的一种可能的方法。当双稳态锁存器的每个输入的电压电平等于或超过某个高逻辑电压电平VHL时，能以高度确定性来预先确定双稳态锁存器的每个输出(即，稳态)。类似地，当双稳态锁存器的每个输入的电压电平等于或低于某个低逻辑电压电平VLL时，同样也能以高度确定性来预先确定双稳态锁存器的每个输出。相反，当双稳态锁存器的任何输入的电压电平在高逻辑电压电平VHL和低逻辑电压电平VLL之间(即，一个不确定范围)时，双稳态锁存器的每个输出无法以任何确定性程度来预先确定(即，亚稳态)。本专利技术激发双稳态锁存器的亚稳态作为物理随机数发生器的基础。本专利技术的不同方面是新颖的、非显而易见的，并提供了各种各样的优点。虽然这里包含的本专利技术的实质只能参照所附权利要求来确定，但是下面还是简要描述了作为这里公开的实施例的特点的一些特征。本专利技术的一种形式是包括振荡器、双稳态锁存器和开关的物理随机数发生器。当双稳态锁存器被去活时，振荡器被激活而提供一个或多个电压振荡信号，每个电压振荡信号具有不可预测的逻辑电压电平。当振荡器被去活时，双稳态锁存器被激活而接收电压振荡信号并锁存随机数位，作为在双稳态锁存器接收电压振荡信号时每个电压振荡信号的不可预测逻辑电压电平的函数。通过结合附图阅读目前优选实施例的以下详细描述，本专利技术的前述形式及其它形式、特征和优点将变得更加明显。详细描述和附图只是说明本专利技术，而不是限定，本专利技术的范围由所附权利要求及其等效物来确定。图2说明按照本专利技术的物理随机数发生器的基本实施例的框图；图3A和3B说明按照本专利技术的物理随机数发生器的第一实施例的示意图；图4A和4B说明按照本专利技术的物理随机数发生器的第二实施例的示意图；图5A和5B说明按照本专利技术的物理随机数发生器的第三实施例的示意图；图6A和6B说明按照本专利技术的物理随机数发生器的第四实施例的示意图；图7A和7B说明按照本专利技术的物理随机数发生器的第五实施例的示意图；以及图8说明按照本专利技术的物理随机数发生系统的基本实施例的框图。图2说明包含常规开关装置20、常规振荡器30和常规双稳态锁存器40的物理随机数发生器10(下文中称“PRNG 10”)。开关装置20的第一工作状态去活双稳态锁存器40，并激活振荡器30以提供具有不可预测的逻辑电压电平的电压振荡信号VOS，这里将对其进一步描述。开关装置20的第二工作状态去活振荡器30，并激活双稳态锁存器40以接收电压振荡信号VOS并锁存随机数位(RNB)，该随机数位是在双稳态锁存器40接收电压振荡信号VOS时电压振荡信号VOS的不可预测逻辑电压电平的函数。或者，双稳态锁存器40在被激活时，可接收由振荡器30产生的多个电压振荡信号VOS，由此锁存作为每个电压振荡信号VOS的不可预测逻辑电压电平的函数的随机数位RNB。随机数位RNB的逻辑电压电平是‘0’(例如图1所示的低逻辑电压电平VLL)或‘1’(例如图1所示的高逻辑电压电平VHL)的随机性受振荡器30的内部噪声(例如相位噪声、频率漂移或本领域中公知的其它类型的噪声)的影响和/或受双稳态锁存器40的内部噪声(例如热噪声、结噪声、散粒噪声或本领域中公知的其它类型的噪声)的影响。特别是，振荡器30的内部噪声产生电压振荡信号VOS的不可预测逻辑电压电平。理论上，当由双稳态锁存器40接收时，电压振荡信号VOS的不可预测逻辑电压电平在低逻辑电压电平VLL和高逻辑电压电平VHL之间(即，不确定范围)，例如，如图1所示，在不确定的逻辑电压电平VLL1和不确定的逻辑电压电平VLL2之间。在理想条件下，双稳态锁存器40的亚稳态由电压振荡信号VOS激发，这导致用反映电压振荡信号VOS的不可预测逻辑电压电平延迟后稳定到低逻辑电压电平VLL或高逻辑电压电平VHL的逻辑电压电平来锁存随机数位RNB。如果双稳态锁存器40的亚稳态不是由理想条件下的电压振荡信号VOS激发的，或者如果电压振荡信号VOS的不可预测逻辑电压电平超出双稳态锁存器40的不确定范围，那么随机数位RNB将跟随在双稳态锁存器40接收电压振荡信号时电压振荡信号VOS的不可预测逻辑电压电平。按照本专利技术的开关装置20、振荡器30和双稳态锁存器40的配置数目是没有限制的。例如，振荡器30和双稳态锁存器40可以是分离的装置，或者部分或完全集成的装置。还例如，开关装置可以部分或完全集成在振荡器30和双稳态锁存器40内，或者振荡器30和双稳态锁存器40的部分/完全集成。此外，由振荡器30向双稳态锁存器40传送电压振荡信号VOS可以用许多方法来实现(例如，以电气、光、声和/或磁方式)。按照本专利技术的PRNG 10的实施例数目本质上是无限的。图3-7中说明的PRNG 10的五个实施例的下列描述以针对振荡器30和双稳态锁存器40的共同温度相关性的操作说明为前提。这种共同温度相关性可通过应用同一芯片上的振荡器30和双稳态锁存器40的标准库单元来很好地实现。此外，电压源20和双稳态锁存器40之间的短电耦合防止非随机信号影响双稳态锁存器40的随机行为。这种短电耦合还可以通过使用同一芯片上的电压源20和双稳态锁存器40来完成。图3A和3B说明作为PRNG 10(图1)的一个实施例的物理随机数发生器11(下面称为“PRNG 11”)。PRNG 11包括采用单极/双掷开关类型的电子开关21(以下称为“SPDT 21”)的形式的开关装置，采用延迟元件31和反相器32的形式的振荡器，以及采用反相器32和反相器41的形式的双稳态锁存器。当SPDT 21处于如图3A所示的第一工作状态时，反相器41的输出与反相器32的输入是断开的(即，双稳态锁存器被去活)，并且延迟元件31和反相器32被激活而产生电压振荡信号VOS，用于有条件地把反相器32和41在反相器41的输出与反相器32的输入连接时激发到亚稳态。当SPDT 21处于图3B所示的第二工作状态时，延迟元件31的输出与反相器32的输入是断开的(即，振荡器被去活)，反相器32和41被激活而接收电压振荡信号VOS并锁存随机数位RNB。如果双稳态锁存器被电压振荡信号VOS激发到亚稳态，则随机数位RNB的逻辑电压电平VRNB将反映出延迟之后，电压振荡信号VOS的不可预测逻辑电压电平稳定到‘0’或‘1’。否则，随机数位RNB的逻辑电压电平VRNB将跟随电压振荡信号VOS的不可预测逻辑电压电平，它或者是‘0’，或者是‘1’。SPDT21在第一工作状态和第二工作状态之间的转换以根据产生随机数位RNB的频率和占空度的操作说明的频率(固定或可变)和占空度(固定或可变)进行。图4A和4B说明作为PRNG 10(图1)的另一个实施例的物理随机数发生器12(下面称为“PRNG 12”)。PRNG 12包括采用时钟22、D型触发器23(下面称为“触发器23”)以及一对单极/单掷开关类型的电子开关24和25(下面称为“SPST 24”和“SPST 25”)(例如，反并联FET形式的本文档来自技高网...

【技术保护点】
一种物理随机数发生器（１０），包括：可用于选择性地被激活和去活的振荡器（３０）；以及可用于选择性地被激活和去活的双稳态锁存器（４０），其中，当所述双稳态锁存器（４０）被去活时，所述振荡器（３０）被激活而产生一个或多个电压振荡信号（Ｖ↓［ＯＳ］），每个电压振荡信号（Ｖ↓［ＯＳ］）具有不可预测的逻辑电压电平，以及其中，当所述振荡器（３０）被去活时，所述双稳态锁存器（４０）被激活而接收所述一个或多个电压振荡信号（Ｖ↓［ＯＳ］）并锁存随机数位（ＲＮＢ），作为在所述双稳态锁存器（４０）接收所述一个或多个电压振荡信号（Ｖ↓［ＯＳ］）时每个电压振荡信号（Ｖ↓［ＯＳ］）的不可预测逻辑电压电平的函数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：L哈斯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]