电感电容振荡器及共模共振腔制造技术

本发明专利技术公开一种电感电容振荡器及一种共模共振腔。电感电容振荡器包含一第一晶体管、一第二晶体管、电感、一第一电容、一第二电容、一第一绕组及一第二绕组。第一晶体管具有一第一端、一第二端及一第三端。第二晶体管具有一第四端、一第五端及一第六端。第一端电连接第五端，第二端电连接第四端，第三端电连接第六端。第一电容耦接于第一端及第四端之间。电感耦接于第一端及第四端之间。第二电容耦接于第三端及一参考电压之间。第一绕组耦接于第三端及参考电压之间。第二绕组耦接于第三端及参考电压之间，且与第一绕组对称。

【技术实现步骤摘要】
电感电容振荡器及共模共振腔
本专利技术涉及电感电容振荡器，以及可以应用于电感电容振荡器的共模共振腔。
技术介绍
图1为现有的电感电容振荡器(inductor-capacitoroscillator，简称LCoscillator)的电路图。晶体管M1及晶体管M2形成一交互耦合对(cross-coupledpair)，用来提供电感电容振荡器所需的负阻(negativeimpedance)。电感L1及电容C1为主要的电感与电容，且共振在工作频率电感L1的其中一端耦接晶体管M1的漏极，另一端耦接晶体管M2的漏极。电感L1的中央抽头(centertap)电连接电源电压VDD。由于输出信号VOP及输出信号VON共同形成一差分信号，所以图1所示的电感电容振荡器是一个差分振荡器。电感L2及电容C2为次要的电感与电容，共振在频率目的是为了降低电感电容振荡器的相位噪声(phasenoise)。由于电感L2及电容C2的一端耦接电感电容振荡器的共模(commonmode)节点(即晶体管M1与晶体管M2的源极)，所以电感L2及电容C2的组合被称作共模共振腔(commonmoderesonator)。电感L2及电容C2的另一端耦接接地准位VSS。当电感L2非对称电感(symmetricinductor)，或是电感L2两端点的信号不同时(例如一端点接共模节点，另一端点接地)，此时电感L2所产生的电磁场在电感L1的两端点不一致，会导致输出信号VOP及输出信号VON的波形不对称(如图2所示)，而不对称的差分信号对整体的电路有不良的影响。>
技术实现思路
鉴于现有技术的不足，本专利技术的一目的在于提供一种电感电容振荡器及共模共振腔。本专利技术公开一种电感电容振荡器，包含一第一晶体管、一第二晶体管、电感、一第一电容、一第二电容、一第一绕组及一第二绕组。第一晶体管具有一第一端、一第二端及一第三端。第二晶体管具有一第四端、一第五端及一第六端。第一端电连接第五端，第二端电连接第四端，第三端电连接第六端。第一电容耦接于第一端及第四端之间。电感耦接于第一端及第四端之间。第二电容耦接于第三端及一参考电压之间。第一绕组耦接于第三端及参考电压之间。第二绕组耦接于第三端及参考电压之间，且与第一绕组对称。本专利技术另公开一种共模共振腔，应用于一电感电容振荡器，包含一电容、一第一绕组及一第二绕组。电容耦接于参考电压与电感电容振荡器的共模节点之间。第一绕组耦接于参考电压与电感电容振荡器的共模节点之间。第二绕组耦接于参考电压与电感电容振荡器的共模节点之间，且与该第一绕组对称。本专利技术的电感电容振荡器及共模共振腔所使用的电感具有高对称性，有助于降低相位噪声，但又不会对电感电容振荡器的输出造成不良的影响。相较于传统技术，本专利技术的电感电容振荡器以及采用本专利技术的共模共振腔的电感电容振荡器除了有低的相位噪声之外，输出信号更为对称。有关本专利技术的特征、实作与技术效果，兹配合附图作实施例详细说明如下。附图说明图1为现有的电感电容振荡器的电路图；图2为图1的电感电容振荡器的输出信号的波形图图3A为本专利技术一实施例的基于N型金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)(以下简称NMOS)的电感电容振荡器；图3B为本专利技术一实施例的基于P型金属氧化物半导体场效晶体管(以下简称PMOS)的电感电容振荡器；图3C为本专利技术一实施例的基于互补式金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor)(以下简称CMOS)的电感电容振荡器；图4A显示本专利技术一实施例的应用于电感电容振荡器的共模共振腔的电感结构；图4B显示图4A的封闭导线110的两个绕组；图5显示本专利技术一实施例的应用于电感电容振荡器的共模共振腔的电感结构；图6A显示本专利技术一实施例的应用于电感电容振荡器的共模共振腔的电感结构；图6B显示封闭导线310的其中一个绕组；图7显示本专利技术一实施例的应用于电感电容振荡器的共模共振腔的电感结构；图8为本专利技术一实施例的图3C的电感L2及电感L3的布局；图9为本专利技术另一实施例的图3C的电感L2及电感L3的布局；图10A及图10B显示基于NMOS或PMOS的电感电容振荡器的电感布局；以及图11A及图11B显示基于CMOS的电感电容振荡器的电感布局。符号说明M1、M2、M3、M4晶体管M2晶体管L1、L2、L3、100、200、300、400电感C1、C2、C3电容VDD电源电压VSS接地准位VOP、VON输出信号I1电流源110、210、310、410、510、610、710、810封闭导线120、130、220、230、320、330、420、430、520、530、620、630、720、730、820、830、1016节点142、144、242、244、352、354、452、454电流路径112、114、212、214、312、314绕组122、132、124、134、1012、1014、1112、1114端点252、254磁场方向312A、312B子绕组342走线具体实施方式以下说明内容的技术用语是参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本专利技术的公开内容包含电感电容振荡器及共模共振腔。由于本专利技术的电感电容振荡器及共模共振腔所包含的部分元件单独而言可能为已知元件，因此在不影响该装置专利技术的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。图3A为本专利技术一实施例的基于NMOS的电感电容振荡器，图3B为本专利技术一实施例的基于PMOS的电感电容振荡器。共模共振腔的电感L2或电感L3的其中一端电连接晶体管M1及晶体管M2的源极或晶体管M3及晶体管M4的源极，另一端电连接参考电压或是通过电流源I1耦接参考电压。换句话说，电流源I1可以省略。相较于参考电压，电流源I1能较准确控制电感电容振荡器的电流。对图3A的电路来说，参考电压是接地准位VSS，而对图3B的电路来说，参考电压是电源电压VDD。图3C为本专利技术一实施例的基于CMOS的电感电容振荡器，其为图3A的电路及图3B的电路的组合。电感L2及电容C2组成NMOS端的共模共振腔，而电感L3及电容C3组成PMOS端的共模共振腔。图4A显示本专利技术一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感100可以作为图3A～3C的电感L2或电感L3，包含封闭导线110、节点120及节点130。节点120电连接电感电容振荡器的共模节点，而节点130电连接参考电压(即接地准位VSS或电源电压VDD)或是通过电流源I1耦接参考电压。封闭导线110可以包含一本文档来自技高网...

【技术保护点】
1.一种电感电容振荡器，包含：/n一第一晶体管，具有一第一端、一第二端及一第三端；/n一第二晶体管，具有一第四端、一第五端及一第六端，其中该第一端电连接该第五端，该第二端电连接该第四端，该第三端电连接该第六端；/n一第一电容，耦接于该第一端及该第四端之间；/n一电感，耦接于该第一端及该第四端之间；/n一第二电容，耦接于该第三端及一参考电压之间；/n一第一绕组，耦接于该第三端及该参考电压之间；以及/n一第二绕组，耦接于该第三端及该参考电压之间，且与该第一绕组对称。/n

【技术特征摘要】
1.一种电感电容振荡器，包含：
一第一晶体管，具有一第一端、一第二端及一第三端；
一第二晶体管，具有一第四端、一第五端及一第六端，其中该第一端电连接该第五端，该第二端电连接该第四端，该第三端电连接该第六端；
一第一电容，耦接于该第一端及该第四端之间；
一电感，耦接于该第一端及该第四端之间；
一第二电容，耦接于该第三端及一参考电压之间；
一第一绕组，耦接于该第三端及该参考电压之间；以及
一第二绕组，耦接于该第三端及该参考电压之间，且与该第一绕组对称。


2.如权利要求1所述的电感电容振荡器，其中该第一绕组及该第二绕组长度相等。


3.如权利要求1所述的电感电容振荡器，其中该第一绕组及该第二绕组构成一封闭导线，且该封闭导线分布于一半导体结构的至少一导体层。


4.如权利要求1所述的电感电容振荡器，其中该第一绕组及该第二绕组是螺旋状线圈，该第一绕组的电流方向为顺时针，且该第二绕组的电流方向为逆时针。


5.如权利要求1所述的电感电容振荡器，其...

【专利技术属性】
技术研发人员：陈韵中，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71