半浮栅存储器及其制造方法技术

本发明专利技术提供了一种半浮栅存储器，包括：衬底；隧穿层，设于所述衬底；第一半导体，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行，所述第一半导体与所述衬底构成二极管结构；第二半导体，覆盖所述隧穿层和所述第一半导体；所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。本发明专利技术通过第一半导体与衬底构成二极管结构，加快数据的写入，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，进一步加快存储速度的同时增加了数据的保存时间。另外，本发明专利技术还提供了半浮栅存储器的制造方法。

【技术实现步骤摘要】
半浮栅存储器及其制造方法
本专利技术涉及半导体存储
，尤其涉及一种半浮栅存储器及其制造方法。
技术介绍
现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。其中，挥发性存储技术主要是静态存储器SRAM(StaticRandom-AccessMemory)和动态随机存储器DRAM(dynamicrandomaccessmemory)。挥发性存储器有着纳米级的写入速度，但其数据保持能力只有毫秒级，使的其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。所以，在此背景下，一种基于二维半导体材料的半浮栅存储器应运而生，这种半浮栅存储器采用范德瓦尔斯异质结作为电荷存储的电子开关，极大地改善了电荷写入速度以及数据刷新时间。然而，在这种半浮栅存储器中，其主要组成材料均为二维半导体，而且均是通过机械剥离这种低产量方法形成的，也就是说很难制备出大面积的半浮栅存储器，同时这种机械剥离工艺也无法与集成电路工艺兼容。公开号为CN104465381B的中国专利公开了一种平面沟道的半浮栅器件的制造方法，通过采用后栅工艺来制备平面沟道的半浮栅器件，在形成源接触区和漏接触区后，先刻蚀掉多晶硅控制栅牺牲材料，然后使金属控制栅材料占据原来的多晶硅控制栅牺牲材料的位置，形成金属控制栅，可以避免金属控制栅在源接触区和漏接触区的高温退火过程中被损伤，提高了平面沟道的半浮栅器件的性能，还利用自对准工艺来制造半浮栅器件的源接触区和漏接触区，工艺过程简单且稳定，降低了生产成本。但是，并没有提及到一种半浮栅存储器能够加快数据写入的同时增加了数据的保存时间。因此，有必要提供一种半浮栅存储器及其制造方法，用于解决现有技术中存在的上述问题。
技术实现思路
本专利技术的目的在于提供一种半浮栅存储器及其制造方法，加快了数据写入速度的同时增加了数据的保存时间，结构简单，提高了结构密度。为实现上述目的，本专利技术提供的技术方案如下：一种半浮栅存储器，包括：衬底；隧穿层，设于所述衬底；第一半导体，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行，所述第一半导体与所述衬底构成二极管结构；第二半导体，覆盖所述隧穿层和所述第一半导体；所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。本专利技术提供的半浮栅存储器有益效果：结构简单，通过将隧穿层设于衬底的表面，且第一半导体设于衬底并与隧穿层邻接，并平行于隧穿层，第二半导体覆盖隧穿层和第一半导体，采用依次堆叠的方式提高了结构密度。最重要的是，当第一半导体与衬底构成二极管结构，加快数据的写入，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，加快存储速度的同时增加了数据的保存时间。优选地，所述衬底的组成材料包括第一导电材料，所述第一半导体和所述第二半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的类型相反。其有益效果在于：使衬底与第一半导体构成二极管结构，使第二半导体作为半浮栅存储器，通过依次设置的方式，得到了能够快速储存，并数据保存时间较长的半浮栅存储器。优选地，还包括阻挡层、栅极和侧墙；所述阻挡层覆盖所述第二半导体；所述栅极覆盖所述阻挡层，所述侧墙位于所述栅极的两侧，且邻接所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，所述侧墙的一端设于所述衬底。其有益效果在于：结构简单，易于微缩，使集成密度的进一步提高。优选地，还包括源区和漏区，所述源区和所述漏区均设于所述衬底，所述源区与一侧的所述侧墙抵接，所述漏区与另一侧的所述侧墙抵接。其有益效果在于：源区和漏区设于衬底且抵接侧墙，减少了源区和漏区占用的空间，使结构更加的紧凑。优选地，所述侧墙和所述栅极相互抵接，以与所述衬底组合形成腔室，所述阻挡层、所述第二半导体、所述隧穿层和所述第一半导体均设于所述腔室内。其有益效果在于：形成腔室可有效对内部结构进行保护，提高了整体结构的性能。一种半浮栅存储器的制造方法，包括以下步骤：S01：提供所述衬底；S02：在所述衬底上生成所述隧穿层和所述第一半导体，所述第一半导体和所述隧穿层平行且相互邻接；S03：在所述隧穿层和所述第一半导体上设置所述第二半导体，使所述第二半导体覆盖所述隧穿层和所述第一半导体，其中，所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。本专利技术提供的半浮栅存储器的制造方法有益效果：结构简单，通过将隧穿层设于衬底的表面，且第一半导体设于衬底并与隧穿层邻接并平行于隧穿层，第二半导体覆盖隧穿层和第一半导体，采用依次堆叠的方式提高了结构密度，制造工艺与集成电路的制造工艺兼容，且构成存储器的各种材料均可以采用传统的半导体工艺制备得到，因此可以大面积生产。最重要的是，当第一半导体与衬底构成二极管结构导通时，加快数据的写入，实现了快速存储功能，并且由于衬底、第一半导体和第二半导体的费米能级依次降低，从而增加了数据的保存时间。优选地，还包括步骤S04，所述步骤S04包括：在所述第二半导体上采用原子沉积方法设置所述阻挡层，所述阻挡层覆盖所述第二半导体。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。优选地，所述步骤S04还包括：在所述阻挡层上采用物理气相沉积方法设置栅极，所述栅极覆盖所述阻挡层形成叠层结构。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。优选地，所述步骤S04进一步包括：去除所述层叠结构左右两侧的部分所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，形成所述第一层叠侧面和所述第二层叠侧面；最后在所述第一层叠侧面和所述第二层叠侧面采用化学气相沉积的方法设置所述侧墙，且所述侧墙抵接所述衬底。其有益效果在于：实现了制造工艺与集成电路的制造工艺兼容。优选地，所述步骤S04还包括：在所述衬底的两侧边且位于所述侧墙的下端注入离子形成源区和漏区，所述源区和所述漏区分别与两侧的所述侧墙抵接。其有益效果在于：源区和漏区通过在衬底的两侧边且位于侧墙的下端注入离子形成，减少了源区和漏区占用的空间，使结构更加的紧凑。附图说明图1为本专利技术的半浮栅存储器一个实施例的结构示意图；图2为本专利技术半浮栅存储器的制造方法流程图；图3为本专利技术半浮栅存储器的制造方法中在衬底上设置隧穿层后形成的结构示意图；图4为本专利技术半浮栅存储器的制造方法中显露出部分衬底后形成的结构示意图；图5为本专利技术半浮栅存储器的制造方法中设置半导体材料后形成的结构示意图；图6为本专利技术半浮栅存储器的制造方法中制备第一半导体和第二半导体后形成的结构示意图；图7为本专利技术半浮栅存储器的制造方法中设置阻挡层后形成的结构示意图；图8为本专利技术半浮栅存储器的制造方法中设置栅极后形成的结构示意图；图9为本专利技术半浮栅存储器的制本文档来自技高网...

【技术保护点】
1.一种半浮栅存储器,其特征在于，包括：/n衬底；/n隧穿层，设于所述衬底；/n第一半导体，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行，所述第一半导体与所述衬底构成二极管结构；/n第二半导体，覆盖所述隧穿层和所述第一半导体；/n所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。/n

【技术特征摘要】
1.一种半浮栅存储器,其特征在于，包括：
衬底；
隧穿层，设于所述衬底；
第一半导体，设于所述衬底并邻接所述隧穿层，且与所述隧穿层平行，所述第一半导体与所述衬底构成二极管结构；
第二半导体，覆盖所述隧穿层和所述第一半导体；
所述衬底、所述第一半导体和所述第二半导体的费米能级依次降低。


2.根据权利要求1所述的半浮栅存储器，其特征在于：
所述衬底的组成材料包括第一导电材料，所述第一半导体和所述第二半导体的组成材料包括第二导电材料，所述第一导电材料和所述第二导电材料的类型相反。


3.根据权利要求2所述的半浮栅存储器，其特征在于，还包括：
阻挡层、栅极和侧墙；
所述阻挡层覆盖所述第二半导体；
所述栅极覆盖所述阻挡层，所述侧墙位于所述栅极的两侧，且邻接所述隧穿层、所述第一半导体、所述第二半导体、所述阻挡层和所述栅极，所述侧墙的一端设于所述衬底。


4.根据权利要求3所述的半浮栅存储器，其特征在于，还包括：
源区和漏区，所述源区和所述漏区均设于所述衬底，所述源区与一侧的所述侧墙抵接，所述漏区与另一侧的所述侧墙抵接。


5.根据权利要求4所述的半浮栅存储器，其特征在于：
所述侧墙和所述栅极相互抵接，以与所述衬底组合形成腔室，所述阻挡层、所述第二半导体、所述隧穿层和所述第一半导体均设于所述腔室内。


6.一种如权利要求1-5中任一项所述的半浮栅存储器的制...

【专利技术属性】
技术研发人员：张卫，朱宝，陈琳，孙清清，
申请(专利权)人：复旦大学，上海集成电路制造创新中心有限公司，
类型：发明
国别省市：上海;31