存储器系统技术方案

实施方式提供能够避免单元间相互干扰、削减写入缓冲器容量、抑制位错误率偏差的存储器系统。在存储器系统中，存储器系统内的存储器控制器：使非易失性存储器进行第1编程，以使得存储单元中的阈值区域根据第1位、第2位和第4位数据而成为表示数据已被擦除的擦除状态的第17阈值区域、和电压电平比第17阈值区域高的表示数据已被写入的写入状态的第18至第24阈值区域中的某个阈值区域，使非易失性存储器进行第2编程，以使得存储单元中的阈值区域根据第3位数据而从第17至第24阈值区域中的某个阈值区域变为第1至第16阈值区域中的两个阈值区域内的某个阈值区域，在使非易失性存储器进行第2编程的情况下，向非易失性存储器输入第2位和第3位数据。

【技术实现步骤摘要】
存储器系统本申请享受以日本专利申请2019-210823号(申请日：2019年11月21日)以及日本专利申请2020-113206号(申请日：2020年6月30日)为基础申请的优先权。本申请通过参照这些基础申请而包括基础申请的全部内容。
本公开的实施方式涉及存储器系统(memorysystem)。
技术介绍
在NAND型闪速存储器(flashmemory)中，一般是向存储单元(memorycell)写入由多个位(bit，比特)形成的多值数据，向存储单元写入由3位形成的多值数据的TLC(TripleLevelCell，三级单元)技术现已实用化。今后，写入由4位形成的多值数据的QLC(QuadrupleLevelCell，四级单元)技术会成为主流。在QLC中，为了避免单元间相互干扰，研究了以下方法：在向第1存储单元同时写入4位数据后，也同样地向相邻单元同时写入4位数据，此后，再次向第1存储单元同时再写入4位数据。然而，在该方法中，需要在再写入完成之前将4位数据保持在存储器控制器(memorycontroller)内的写入缓冲器(bu本文档来自技高网...

【技术保护点】
1.一种存储器系统，具备：/n非易失性存储器，其具有多个存储单元，所述多个存储单元的每一个能够利用16个阈值区域存储由第1位至第4位所表现的4位数据，所述16个阈值区域包括表示数据已被擦除的擦除状态的第1阈值区域、和与所述第1阈值区域相比电压电平较高的表示数据已被写入的写入状态的第2阈值区域至第16阈值区域；以及/n存储器控制器，其在使所述非易失性存储器进行将所述第1位、所述第2位和所述第4位数据写入的第1编程后，使所述非易失性存储器进行将所述第3位数据写入的第2编程，/n存在于所述第1阈值区域至所述第16阈值区域中的相邻的阈值区域之间的15个边界中的、判定所述第1位数据的值所使用的第1边界的...

【技术特征摘要】
20191121 JP 2019-210823;20200630 JP 2020-1132061.一种存储器系统，具备：
非易失性存储器，其具有多个存储单元，所述多个存储单元的每一个能够利用16个阈值区域存储由第1位至第4位所表现的4位数据，所述16个阈值区域包括表示数据已被擦除的擦除状态的第1阈值区域、和与所述第1阈值区域相比电压电平较高的表示数据已被写入的写入状态的第2阈值区域至第16阈值区域；以及
存储器控制器，其在使所述非易失性存储器进行将所述第1位、所述第2位和所述第4位数据写入的第1编程后，使所述非易失性存储器进行将所述第3位数据写入的第2编程，
存在于所述第1阈值区域至所述第16阈值区域中的相邻的阈值区域之间的15个边界中的、判定所述第1位数据的值所使用的第1边界的数量、判定所述第2位数据的值所使用的第2边界的数量、判定所述第3位数据的值所使用的第3边界的数量、和判定所述第4位数据的值所使用的第4边界的数量中的最大的值为5，第二大的值为4，
所述存储器控制器构成为使所述非易失性存储器进行所述第1编程，以使得所述存储单元中的阈值区域根据所述第1位、所述第2位和所述第4位数据而成为表示数据已被擦除的擦除状态的第17阈值区域、和与所述第17阈值区域相比电压电平较高的表示数据已被写入的写入状态的第18阈值区域至第24阈值区域中的某个阈值区域，
所述存储器控制器构成为使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域根据所述第3位数据而从所述第17阈值区域至所述第24阈值区域中的某个阈值区域变为所述第1阈值区域至所述第16阈值区域中的两个阈值区域内的某个阈值区域，
处于所述两个阈值区域中的电压电平最低的阈值区域与电压电平最高的阈值区域之间的阈值区域的个数为两个以内，
所述存储器控制器构成为在使所述非易失性存储器进行所述第2编程的情况下，向所述非易失性存储器输入所述第2位数据和所述第3位数据。


2.根据权利要求1所述的存储器系统，
所述存储器控制器使所述非易失性存储器进行所述第1编程及所述第2编程，以使得存在于所述第1阈值区域至所述第16阈值区域中的相邻的阈值区域之间的15个边界中的、所述第1位的值不同的所述边界的数量、所述第2位的值不同的所述边界的数量、所述第3位的值不同的所述边界的数量、和所述第4位的值不同的所述边界的数量依次为1、4、5、5或者1、5、4、5或者3、3、4、5。


3.一种存储器系统，具备：
非易失性存储器，其具有多个存储单元，所述多个存储单元的每一个能够利用16个阈值区域存储由第1位至第4位所表现的4位数据，所述16个阈值区域包括表示数据已被擦除的擦除状态的第1阈值区域、和与所述第1阈值区域相比电压电平较高的表示数据已被写入的写入状态的第2阈值区域至第16阈值区域；以及
存储器控制器，其在使所述非易失性存储器进行将所述第1位、所述第2位和所述第4位数据写入的第1编程后，使所述非易失性存储器进行将所述第3位数据写入的第2编程，
存在于所述第1阈值区域至所述第16阈值区域中的相邻的阈值区域之间的15个边界中的、判定所述第1位数据的值所使用的第1边界的数量、判定所述第2位数据的值所使用的第2边界的数量、判定所述第3位数据的值所使用的第3边界的数量、和判定所述第4位数据的值所使用的第4边界的数量依次为3、5、2、5，
所述存储器控制器构成为使所述非易失性存储器进行所述第1编程，以使得所述存储单元中的阈值区域根据所述第1位、所述第2位和所述第4位数据而成为表示数据已被擦除的擦除状态的第17阈值区域、和与所述第17阈值区域相比电压电平较高的表示数据已被写入的写入状态的第18阈值区域至第24阈值区域中的某个阈值区域，
所述存储器控制器构成为使所述非易失性存储器进行所述第2编程，以使得所述存储单元中的阈值区域根据所述第3位数据而从所述第17阈值区域至所述第24阈值区域中的某个阈值区域变为所述第1阈值区域至所述第16...

【专利技术属性】
技术研发人员：原德正，柴田升，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP