产生等效的现场可编程门阵列和结构化专用集成电路的方法技术

提供了可以产生功能上等效的现场可编程门阵列（“ＦＰＧＡ”）和结构化专用集成电路（“结构化ＡＳＩＣ”）的编译器流程。该流程可以包括反馈在任何一个流程期间执行的设计变换，以便使另一个流程的稍后执行将必然包括相同的变换，由此有助于确保功能的等效性。该流程可以包括中间结果的比较，以便证明实现了功能的等效性。

【技术实现步骤摘要】

这个专利技术涉及专用集成电路(“ASIC”)，并且尤其涉及有时候被称为结构化(structured)ASIC的ASIC类型。
技术介绍
所谓的结构化ASIC有时用作诸如现场可编程门阵列(“FPGA”)之类的可编程逻辑器件(“PLD”)的替换。FPGA具有通用的结构，其可以包括许多相同的逻辑电路块、许多寄存器、多个诸如I/O块、RAM块、DSP块、PLL/DLL块等之类的其它类型电路块。可对这些各种电路进行编程以执行各种任务中的任何一种任务。FPGA还具有通用的互连结构。可对这个结构进行编程以便以许多不同方式中的任一种方式来互连在该器件上的其它电路。这样的FPGA中的逻辑块可以被称为逻辑单元、逻辑模块、自适应逻辑单元、或者自适应逻辑模块(“LE”、“LM”、“ALE”、或者“ALM”)。与FPGA等效的一种已知类型的结构化ASIC具有通用结构，其包括相对简单的电路块(所谓的混合(hybrid)逻辑单元或者“HLE”)的许多相同实例。结构化ASIC一般还可以包括可与在相关FPGA上的专用块相匹敌的其它块(例如，I/O块，RAM块，PLL/DLL块等)。结构化ASIC的这些通用属性体现本文档来自技高网...

【技术保护点】
一种产生用于指定结构化ＡＳＩＣ的配置的信息的方法，该结构化ＡＳＩＣ与执行用户的逻辑设计的编程的ＦＰＧＡ将会是功能上等效的，该方法包含：　　　　综合用于ＦＰＧＡ的实现中的用户的逻辑设计；　　　　将由该综合步骤产生的综合转换为适于结构化ＡＳＩＣ实现的修改的综合；　　　　对该修改的综合执行布局和布线操作，以产生适合于在结构化ＡＳＩＣ上的布局的进一步的综合；以及　　　　进一步把该进一步的综合转换为用于结构化ＡＳＩＣ的规范，其包括在产生该结构化ＡＳＩＣ的过程中要使用的物理电路的标识。

【技术特征摘要】
US 2005-4-1 11/097,6331.一种产生用于指定结构化ASIC的配置的信息的方法，该结构化ASIC与执行用户的逻辑设计的编程的FPGA将会是功能上等效的，该方法包含综合用于FPGA的实现中的用户的逻辑设计；将由该综合步骤产生的综合转换为适于结构化ASIC实现的修改的综合；对该修改的综合执行布局和布线操作，以产生适合于在结构化ASIC上的布局的进一步的综合；以及进一步把该进一步的综合转换为用于结构化ASIC的规范，其包括在产生该结构化ASIC的过程中要使用的物理电路的标识。2.如权利要求1所示的方法，其中，该执行步骤包括在修改的综合中进行改变，而且该方法还包含将该改变馈送回以修改用户的逻辑设计。3.如权利要求2所述的方法，其中，该改变包含复制寄存器。4.如权利要求2所述的方法，其中，该改变包含移动寄存器。5.如权利要求1所述的方法，还包含对由于综合用于FPGA中的实现的用户的逻辑设计而产生的综合执行进一步的布局和布线操作，该进一步的布局和布线操作产生适合于在FPGA上的布局的更进一步的综合。6.如权利要求5所示的方法，其中，执行进一步的布局和布线操作的步骤包括对由于综合用于FPGA中的实现的用户的逻辑设计而产生的综合进行改变，而且该方法还包含将该改变馈送回以修改用户的逻辑设计。7.如权利要求5所述的方法，还包含将进一步的综合和更进一步的综合进行比较，以测试功能的等效性。8.如权利要求7所述的方法，其中，该比较步骤包含匹配在进一步的综合和更进一步的综合中的相应节点；在进一步的综合和更进一步的综合的每一个中，构造在匹配步骤中所标识的节点之间的逻辑的BDD；以及为在进一步的综合和更进一步的综合中的相应BDD测试功能的等效性。9.如权利要求8所述的方法，其中，所述节点包括在更进一步的综合中的寄存器、非逻辑块输入和输出、以及逻辑单元输出，以及在进一步的综合中的相应逻辑输出。10.如权利要求7所述的方法，其中，该比较步骤包含标识在进一步的综合和更进一步的综合中的相应非逻辑块；以及为相应非逻辑块中的每一个的功能参数信息测试相似性。11.一种编码有机器可读指令的机器可读介质，其中该机器可读指令用于执行如权利要求1所述的方法。12.一种在编程的FPGA和功能上等效的结构化ASIC中实现用户的...

【专利技术属性】
技术研发人员：詹姆斯G施莱克尔二世，戴维卡切米尔，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[美国]