一种用于智能卡仿真调试系统的硬件断点电路技术方案

一种用于智能卡仿真调试系统的硬件断点电路，涉及智能卡仿真调试技术领域。本发明专利技术包括存储断点信息的存储器、总线选择电路、断点读取信号生成电路及断点输出信号产生电路。仿真ＣＰＵ的总线与总线选择电路的输入端连接，与仿真ＣＰＵ总线对应的控制信号分别连接到总线选择电路的控制端和断点输出信号产生电路的输入端。断点读取信号生成电路和总线选择电路的输出分别与存储器的控制端和输入端相连，存储器的输出端连接断点输出信号产生电路，由断点输出信号产生电路将断点信息输出。使用本发明专利技术可以实现硬件断点不再受仿真ＣＰＵ的制约，并可实现任意地址的用户程序和数据读写的硬件断点。

【技术实现步骤摘要】

本专利技术涉及智能卡仿真调试
，特别是用于智能卡仿真调试系统的硬件断点电路。
技术介绍
智能卡仿真调试系统中的硬件断点实现，一般的方法是在仿真单元中采用具有断点功能的仿真CPU。仿真CPU将断点信息存储在其寄存器中，当用户程序地址与此地址相同时，仿真CPU即进入断点状态。这种方法的缺点在于智能卡仿真调试系统的设计受仿真CPU的制约，没有某型号的仿真CPU就无法设计与该型号相对应的仿真调试系统。该方法的另一个缺点是受仿真CPU内部资源的限制，只能实现单地址的程序断点，无法实现多地址的程序断点和任意地址的数据读写断点。
技术实现思路
为了克服上述现有技术的缺点，本专利技术的目的是提供一种用于智能卡仿真调试系统的硬件断点电路。使用本专利技术可以实现硬件断点不再受仿真CPU的制约，并可实现任意地址的用户程序和数据读写的硬件断点。为了达到上述的专利技术目的，本专利技术的技术方案以如下方式实现一种用于智能卡仿真调试系统的硬件断点电路，它置于智能卡仿真调试系统的仿真单元内，并与仿真单元内的仿真CPU相连接。其结构特点是，它包括存储断点信息的存储器、总线选择电路、断点读取信号生成电路及断点输出本文档来自技高网...

【技术保护点】
一种用于智能卡仿真调试系统的硬件断点电路，它置于智能卡仿真调试系统的仿真单元内，并与仿真单元内的仿真ＣＰＵ相连接，其特征在于，它包括存储断点信息的存储器、总线选择电路、断点读取信号生成电路及断点输出信号产生电路，仿真ＣＰＵ的总线与总线选择电路的输入端连接，与仿真ＣＰＵ总线对应的控制信号分别连接到总线选择电路的控制端和断点输出信号产生电路的输入端，断点读取信号生成电路和总线选择电路的输出分别与存储器的控制端和输入端相连，存储器的输出端连接断点输出信号产生电路，由断点输出信号产生电路将断点信息输出。

【技术特征摘要】
1.一种用于智能卡仿真调试系统的硬件断点电路，它置于智能卡仿真调试系统的仿真单元内，并与仿真单元内的仿真CPU相连接，其特征在于，它包括存储断点信息的存储器、总线选择电路、断点读取信号生成电路及断点输出信号产生电路，仿真CPU的总线与总线选择电路的输入端连接，与仿真CPU总线对应的控制信号分别连接到总线选择电路的控制端和断点输出信号产生电路的输入端，断点读取信号生成电路和总线选择电路的输出分别与存储器的控制端和输入端相连，存储器的输出端连接断点输出信号产生电路，由断点输出信号产生电路将断点信息输出。2.根据权利要求1所述的用于智能卡仿真调试系统的硬件断点电路，其特征在于，所述存储器中包括并行地址线、数据线和读写控制线，总线选择电路的输出与存储器中的并行地址线连接，断点读取信号生成电路的输出与存储器中的读写控制线连...

【专利技术属性】
技术研发人员：丁义民，王琨，陈震，孟庆云，徐磊，王强，
申请(专利权)人：北京同方微电子有限公司，
类型：发明
国别省市：11[中国|北京]