半导体器件及其制造方法技术

本公开的各实施例涉及半导体器件及其制造方法。在两个半导体芯片的操作电压彼此不同的数字隔离器中可能会发生介电击穿。解决方案：一种半导体器件包括：第一半导体衬底，具有第一表面和形成在第一表面的另一侧上的第二表面；第一电路，形成在第一表面上；第一电感器，电连接到第一电路并且被形成为与第一半导体衬底重叠；第二半导体衬底，具有第三表面和形成在第三表面的另一侧上的第四表面；第二电路，形成在第三表面上；以及第二电感器，电连接到第二电路并且被配置为与第一电感器电磁感应耦合；其中在第二表面上形成穿透第一半导体衬底的槽，并且其中通过在平面图中围绕第一电路形成槽。路形成槽。路形成槽。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]于2019年11月18日提交的日本专利申请号2019-207599的、包括说明书、附图和摘要的公开内容通过引用以其整体并入本文。


[0003]本专利技术涉及一种半导体器件及其制造方法，并且例如，涉及一种具有电感器的半导体器件及其制造方法。

技术介绍

[0004]在用于电力的功率半导体器件中，处理大约几百伏的电压。另一方面，在用于微型计算机的半导体器件中，处理大约几伏的电压。为了通过具有微型计算机的半导体器件来控制用于电力的功率半导体元件，在包括功率半导体元件的电路和包括用于微型计算机的半导体元件的电路之间，可以执行信号的发送和接收。
[0005]所谓的数字隔离器用作在具有不同参考电压的半导体元件之间介导(mediate)信号的发送与接收的半导体器件。在数字隔离器中，信号在连接到包括功率半导体元件的电路的电感器与连接到包括用于微型计算机的半导体元件的电路的电感器之间发送。
[0006]在这方面，存在下面的已公开的技术。
[0007][专利文本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一半导体衬底，具有第一表面和第二表面，所述第二表面形成在所述第一表面的另一侧上；第一电路，形成在所述第一表面上；第一电感器，电连接到所述第一电路，并且所述第一电感器被形成为与所述第一半导体衬底重叠；第二半导体衬底，具有第三表面和第四表面，所述第四表面形成在所述第三表面的另一侧上；第二电路，形成在所述第三表面上；第二电感器，电连接到所述第二电路，并且所述第二电感器被配置为与所述第一电感器电磁感应耦合；其中在所述第二表面上形成穿透所述第一半导体衬底的槽，并且其中通过在平面图中围绕所述第一电路形成所述槽。2.根据权利要求1所述的半导体器件，还包括：第一半导体芯片，包括所述第一半导体衬底、所述第一电感器和所述第二电感器；以及第二半导体芯片，包括所述第二半导体衬底和所述第二电路。3.根据权利要求1所述的半导体器件，其中所述第一电感器和所述第二电感器形成在在平面图中彼此重叠的位置处。4.根据权利要求1所述的半导体器件，其中所述第一电路被提供有第一基准电压；并且其中所述第二电路被提供有第二基准电压，所述第二基准电压的电位不同于所述第一基准电压的电位。5.根据权利要求2所述的半导体器件，其中所述第一半导体芯片还包括形成在所述第一表面上的第一多层布线层，其中所述第一半导体衬底还包括形成在所述第一表面中的第一阱区域，其中所述第一多层布线层具有形成在所述第一阱区域上的第一密封环，其中在平面图中，所述槽形成在所述第一电路与所述第一密封环之间。6.根据权利要求5所述的半导体器件，其中所述第一电路被提供有第一基准电压，并且其中所述第一阱区域的电位是浮置的。7.根据权利要求2所述的半导体器件，其中所述第二半导体芯片包括所述第二电感器，并且其中所述第一半导体芯片和所述第二半导体芯片彼此键合，使得所述第一表面和所述第三表面彼此相对，并且芯片间绝缘膜介于所述第一表面与所述第三表面之间。8.根据权利要求5所述的半导体器件，还包括第一绝缘膜，在所述第一多层布线层与所述第一表面之间通过覆盖所述第一表面形成所述第一绝缘膜，其中通过从所述第二表面延伸到所述第一绝缘膜形成所述槽。9.根据权利要求5所述的半导体器件，其中所述第一半导体芯片还包括形成在所述第一多层布线层的最上层上的键合焊盘，
并且其中所述槽形成在在平面图中不与所述键合焊盘重叠的位置处。10.根据权利要求1所述的半导体器件，其中所述槽由树脂密封。11.一种半导体器件，包括：第一半导体衬底，具有第一表面和第二表面，所述第二表面形成在所述第一表面的另一侧上；第一电路，形成在所述第一表面上；第一...

【专利技术属性】
技术研发人员：内田慎一，中柴康隆，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：