用于配置可编程逻辑器件的设备和方法技术

可编程逻辑器件ＰＬＤ包括配置电路。配置电路适于从配置装置接收串行配置数据。配置电路还适于编程ＰＬＤ的功能而不需要利用输入缓冲器存储配置数据。

【技术实现步骤摘要】
【国外来华专利技术】
0001本专利技术的基本原理一般涉及配置可编程电子电路，特别是涉及配置可编程逻辑器件(PLD)。
技术介绍
0002PLD为电路和系统设计者提供了在相对较短的时间内设计和测试电路或系统的能力。如名称所提示的，周转时间(turnaround time)之所以相对较短，原因在于PLD的可编程性。通常，PLD从外部设备或主机接收配置数据，利用配置数据来配置或编程PLD的功能。0003然而，用于编程PLD的传统技术有一些缺点。例如，PLD可能无法及时接收或处理外部设备或主机所提供的信息。因此，外部设备或主机可能阻塞，从而使总体效率较少或导致配置问题。因此，需要一种配置PLD的改进方式，以避免传统技术中出现的阻塞问题。
技术实现思路
0004所公开的专利技术原理涉及用于配置可编程电子电路(如PLD)的设备和相关方法。本专利技术的一个方面涉及用于配置PLD的设备。0005在一个说明性实施例中，根据本专利技术的PLD包括配置电路。配置电路适于从配置装置接收串行配置数据。配置电路编程或配置PLD的功能，而不需要利用输入缓冲器来存储配置数据。0006在另一说明性实施例中，一种数据处理系统包括PLD和配置装置。配置装置提供串行配置数据至PLD。PLD包括数据转换器电路。数据转换器电路将串行配置数据转换成并行配置数据。并行配置数据被用来编程PLD的功能而不阻塞配置装置。0007在另一说明性实施例中，一数据处理系统包括PLD和配置装置。配置装置提供串行配置数据至PLD。PLD包括数据转换器电路。数据转换器电路将串行配置数据转换成并行配置数据。并行配置数据被用来编程PLD的功能，用缓冲器来存储串行配置数据。0008本专利技术的另一方面涉及编程PLD。在一个说明性实施例中，用于配置PLD的方法包括接收串行配置数据。该串行配置数据适合用于配置PLD的功能。所述方法还包括通过利用串行配置数据来配置PLD的功能。配置PLD无需缓冲串行配置数据。附图说明0009附图仅示出了本专利技术的示例性实施例，因而不应被认为是对本专利技术范围的限定。得益于本专利技术说明书的本领域普通技术人员应认识到，所公开的专利技术原理适用于其它等效实施例。附图中，在一个以上的附图中使用的相同数字符号表示相同、相似、或相等的功能、部件、或模块。0010图1示出了根据本专利技术一个说明性实施例的PLD的总体框图。0011图2描述了根据本专利技术示例性实施例用于配置PLD的电路方案的详细框图，更具体地说，展示了PLD配置电路的额外细节。0012图3描述了根据本专利技术示例性实施例用于被动方式PLD配置的电路方案。0013图4示出了根据本专利技术示例性实施例用于主动方式PLD配置的电路方案。0014图5展示用在本专利技术说明性实施例中的配置电路的框图。0015图6描述了根据本专利技术用在说明性实施例中的压缩配置数据的示例，该示例采用示例性技术来压缩配置数据。0016图7示出了根据本专利技术示例性实施例的数据转换器电路的框图。0017图8描述了根据本专利技术的数据转换器的说明性实施例。0018图9描述了根据本专利技术的数据转换器的示例性实施例中各种信号和事件的时序图。具体实施例方式0019本专利技术设计了配置可编程电子电路(例如PLD)的设备和相关方法。传统上，因为PLD的控制电路不能解压缩配置数据和同时编程或配置PLD，从而令PLD配置受困于配置装置阻塞或配置过程减慢。0020反之，根据本专利技术的设备和方法提供了同时解压缩配置数据以及配置或编程PLD的机制，因此避免了阻塞配置装置或减慢配置过程。0021更具体地说，在传统方案中，配置装置可能以高于PLD所能适应的速率向PLD提供配置数据。配置数据可具有的压缩格式可能导致配置装置的阻塞(因为PLD不包括解压缩电路)。0022在试图解决该问题时，传统方案有时包括缓冲器用于配置数据。然而缓冲器可能尺寸不足(因为配置数据量的不可预测性)，并且在所有情况下缓冲器都增加了尺寸、复杂性、及成本。即便是在PLD能够控制配置装置提供配置数据的速率的情况下，它也缺乏以足够快的速率处理配置数据从而避免减慢配置过程的能力。0023本专利技术的原理克服了上述传统技术的缺点。第一，本专利技术的原理提供了同时接收配置数据以及配置或编程PLD的方式。通过这种方式，即可用比传统技术更短的时间量来执行对PLD的编程。0024第二，是能够运用压缩PLD配置数据。压缩配置数据避免了阻塞配置装置，避免了用缓冲器来存储配置数据(因其变成可从配置装置取得)，并且避免了减慢配置过程。0025第三，因为本专利技术的原理设想在PLD内包括解压缩硬件，所以能够使用缺乏内装解压缩硬件的配置装置。因此，便可按需采用较廉价的现货(或较少定制的)配置装置。根据本专利技术的描述，这些优点对本领域普通技术人员而言将会变为显而易见的。0026图1示出了根据本专利技术说明性实施例的PLD 103的总体框图。PLD 103包括配置电路118、可编程逻辑电路115、及可编程互连电路112。此外按照需要，PLD 103可包括一个或多个数据处理模块或硬件114，例如处理器、通信电路、存储控制器等等，如受益于本专利技术描述的本领域普通技术人员所理解的。0027注意图1所示的是PLD 103的简化框图。因此，PLD 103可按本领域普通技术人员的理解包括其它模块和电路。这种电路的示例包括时钟产生和分配电路、输入/输出(I/O)电路、控制和计时电路、测试/排错电路，以及类似电路。0028可编程逻辑电路115包括可配置或可编程逻辑电路的模块，如查找表(LUT)、乘积项逻辑、多路复用器、逻辑门、寄存器、存储器，等等。可编程互连电路112耦合到可编程逻辑电路115，并且按照需要提供可编程逻辑电路115与PLD 103内部或外部的其它电路之内的各个模块之间的可配置互连(耦合机制)。0029PLD配置电路118用配置数据来编程或配置PLD 103的功能。配置电路118从配置装置121获得配置数据。配置装置121可构成各种各样的装置，如存储器(闪速存储器、随机存储存储器(RAM)、只读存储器(ROM)、可编程ROM、及类似存储器)。作为选择，配置装置121可根据需要构成PLD 103外部的主机设备，如计算机、处理器，或一般构成其它数据处理设备，或网络如以太网。0030如图1所示，配置装置121经由信号链路125与PLD 103通信。信号链路125可根据需要包括多条信号线，如数据线、一个或多个控制线、及一个或多个状态线。通过信号链路125，配置装置能够获得配置数据以编程PLD 103。0031配置数据决定PLD 103的功能。更具体地说，PLD 103用配置数据来编程或配置可编程逻辑电路115、可编程互连电路112(及根据需要编程或配置PLD 103的其它部分)，如受益于本专利技术描述的本领域技术人员所理解的。0032图2示出了根据本专利技术示例性实施例用于配置PLD的电路方案的更详细的框图。更具体地说，图2展示了配置电路118的附加细节。0033配置电路118包括配置数据处理电路141和配置随机存储存储器(CRAM)138。配置数据处理电路141从配置装置121接收配置数据、处理配置数据(如下面详细描述的)，并向CRAM 138提供被处理的配置数据。0034配置数据处理电路141经信号链路130与CRAM 13本文档来自技高网...

【技术保护点】
一种可编程逻辑器件ＰＬＤ，所述可编程逻辑器件ＰＬＤ包括配置电路，该配置电路适于接收串行配置数据，该配置电路还适于编程所述可编程逻辑器件ＰＬＤ的功能而不需要利用输入缓冲器来存储所述配置数据。

【技术特征摘要】
【国外来华专利技术】US 2003-12-15 10/736,1671.一种可编程逻辑器件PLD，所述可编程逻辑器件PLD包括配置电路，该配置电路适于接收串行配置数据，该配置电路还适于编程所述可编程逻辑器件PLD的功能而不需要利用输入缓冲器来存储所述配置数据。2.根据权利要求1所述的可编程逻辑器件PLD，其中所述配置电路从所述可编程逻辑器件PLD外部的配置装置接收所述串行配置数据。3.根据权利要求2所述的可编程逻辑器件PLD，其中所述可编程逻辑器件PLD的功能被编程而不阻塞所述配置装置。4.根据权利要求1所述的可编程逻辑器件PLD，其中所述可编程逻辑器件PLD的功能是以主动配置方式被编程的。5.根据权利要求1所述的可编程逻辑器件PLD，其中所述可编程逻辑器件PLD的功能是以被动配置方式被编程的。6.根据权利要求5所述的可编程逻辑器件PLD，其中所述配置电路进一步适于接收压缩的串行配置数据。7.根据权利要求6所述的可编程逻辑器件PLD，其中所述配置电路包括解压缩电路，该解压缩电路适于将所述压缩的串行配置数据解压缩成解压缩的配置数据。8.根据权利要求7所述的可编程逻辑器件PLD，其中所述配置电路进一步包括数据格式转换器电路，该数据格式转换器电路适于将解压缩的配置数据转换成并行配置数据。9.一种数据处理系统，包括配置装置，该配置装置适于提供串行配置数据；以及可编程逻辑器件PLD，包括数据转换器电路，该数据转换器电路适于将所述串行配置数据转换成并行配置数据，以编程所述可编程逻辑器件PLD的功能；其中所述可编程逻辑器件PLD的功能被编程而不阻塞所述配置装置。10.根据权利要求9所述的数据处理系统，其中所述串行配置数据包括串行压缩数据。11.根据权利要求10所述的数据处理系统，其中所述数据转换器电路包括解压缩电路，该解压缩电路适于解压缩所述串行压缩数据以提供解压缩数据。12.根据权利要求11所述的数据处理系统，其中所述数据转换器进一步包括数据格式转换器电路，该数据格式转换器电路适于将所述解压缩数据转换成并行数据。13.根据权利要求12所述的数据处理系统，其中所述并行数据被用来编程所述可编程逻辑器件PLD的功能。14.根据权利要求13所述的数据处理系统，其中所述解压缩电路包括解压缩状态机。15.根据权利要求14所述的数据处理系统，其中所述数据转换器进一步包括第一寄存器，该寄存器适于响应时钟信号接收所述串行压缩数据。16.根据权利要求15所述的数据处理系统，其中所述数据转换器进一步包括多个寄存器，所述多个寄存器中的每一个都适于响应由所述解压缩状态机提供的各自的控制信号，接收所述串行压缩数据。17.根据权利要求16所述的数据处理系统，其中所述数据格式转换器电路包括多路复用器，该多路复用器耦合到所述多个寄存器和所述解压缩状态机。18.根据权利要求10所述的数据处理系统，其中所述配置装置包括闪速存储器。19.根据权利要求10所述的数据处理系统，其中所述可编程逻辑器件PLD的功能是以被动配置方式编程的。20.根据权利要求19所述的数据处理系统，其中所述配置装置提供控制信号至所述可编程逻辑器件PLD。21.一种数据处理系统，包括配置装置，该配置装置适于提供串行配置数据；以及可编程逻辑器件PLD，包括数据转换器电路，该数据转换器电路适于将所述串行配置数据转换成并行配置数据，以编程所述可编程逻辑器件PLD的功能；其中在所述数据转换器电路处理所述配置数据之前，所述可编程逻辑器件PLD被编程，而不利用缓冲器来存储所述串行配置数据。22.根据权利要求21所述的数据处理系统，其中所述串行配置数据包括串行压缩数据。23.根据权利要求22所述的数据处理系统，其中所述数据转换器电路包括解压缩电路，该解压缩电路适于解压缩所述串行压缩数据以提供解压缩数据。24.根据权利要求23所述的数据处理系统，其中所述数据转换器进一...

【专利技术属性】
技术研发人员：M克里希纳帕，K杜维，夏任新，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[美国]