【技术实现步骤摘要】
本专利技术公开了一种用于快速傅立叶变换(FFT)、快速傅立叶逆变换(IFFT)、FIR脉组处理、相关处理等数字信号实时处理的可重构数字信号处理器(DSP)。
技术介绍
20世纪60年代以来，随着计算技术和信息技术的迅速发展，数字信号处理作为一个独立学科迅速发展并在诸多领域得到广泛应用。随着大规模集成电路技术和半导体技术的快速发展以及各种实时处理需求的不断提高，数字信号处理能力也以指数级的速度飞速提升，并在科研、军事以及民用等领域发挥着越来越重要的作用，数字信号处理器件已成为支撑这些领域高速发展的重要条件。在数字信号实时处理中，快速傅立叶变换(FFT)、快速傅立叶逆变换(IFFT)、FIR脉组处理、相关处理等滤波运算的应用最为广泛。硬件的实现方式目前主要有基于通用数字信号处理器、基于现场可编程门阵列(FPGA)/大规模可编程逻辑器件(CPLD)和基于专用集成电路(ASIC)三种。一方面，三种器件各有局限，通用数字信号处理器的优势在于编程的灵活性和普适性，但其运算能力有限。大容量的FPGA/CPLD内部硬件资源较多，但需要针对具体应用单独开发固件逻辑，人力成本高，...
【技术保护点】
可重构数字信号处理器，其特征在于：器件内部的硬件架构和硬件连线可通过配置控制字进行结构重组，从而实现快速傅立叶变换／快速傅立叶逆变换、ＦＩＲ脉组及相关处理等多种形式的滤波运算。
【技术特征摘要】
1.可重构数字信号处理器，其特征在于器件内部的硬件架构和硬件连线可通过配置控制字进行结构重组，从而实现快速傅立叶变换/快速傅立叶逆变换、FIR脉组及相关处理等多种形式的滤波运算。2.如权利要求1所述的可重构数字信号处理器，其特征在于主体架构包括输入单元、输出单元、数据交换单元和4个基本单元，其基本单元中包含160个实数浮点乘法累加器，而且它们平均分布于4个基本单元中；硬件的组织形式可以通过配置控制字重组通过控制字和控制信号的配置，可以改变所述160个实数浮点乘法累加器以及数据交换单元的组织形式，使之选择不同的工作模式，以适应三种不同的运算任务FFT/IFFT、FIR脉组处理、相关运算；硬件调度方案采取集中式与分布式相结合的两级调度方法即控制字先由全局模块进行一级译码，再由各基本单元进行二级译码。3.如权利要求1或2所述的可重构数字信号处理器，其特征在于总体架构采用两级控制架构，全局控制模块用于协调4个基本单元，每个基本单元内部有其自身的本地控制逻辑。介于4个基本单元之间的数据交换单元负责把每个基本单元中的数据按照不同的控制要求送入其他3个基本单元；输入单元接收控制字、对控制字进行一级译码、分配控制字到各单元控制字与系数入口1复用同一个端口，控制字接收模块接收控制字，然后送入一级译码模块译码，一方面产生全局控制信号用于产生片内时序、为系数和数据提供同步，另一方面通过控制字分配模块分别向片内其他单元发射，系数同步模块对系数入口1与系数入口2进行同步，数据同步模块对数据入口1和数据入口2进行同步；数据交换单元是一组多输入、多输出的开关组合，在4个基本单元之间交换数据；输出单元对各个基本单元的运算结果进行排序，并且按照不同的格式输出基本单元输出结果排序模块在工作于FFT/IFFT和FIR脉组处理模式时将基本单元的输出按照频道顺序排列，当工作于相关处理模式时将来自各个基本单元的、按帧输出的数据调整为与输入数据率相同的连续数据流，求模模块完成实部/虚部的输出格式到模值/相角的输出格式的转换，取对数模块将输入的模值转换为对数表示，浮点/定点转换模块可以将实部/虚部模块的或者求模模块的输出由浮点格式转换为定点格式，指数归一化模块通过对尾数作相应移位将浮点格式的运算结果的指数统一为固定值，上述4种格式转换模块分别有两套，每个输出端口对应一套，保证两个输出端口可以独立地以任意一种格式输出；基本单元中，数...
【专利技术属性】
技术研发人员：洪一，郭二辉，赵斌，洪灏，彭勇俊，陈风波，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：34[中国|安徽]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。