封装件及其形成方法技术

本发明专利技术公开了一种封装件及其形成方法。一种形成封装件的方法，所述方法包括：在载体的上方放置芯片层，所述芯片层包括多个芯片联接器和正面朝下的多个芯片，其中在所述多个芯片联接器上方的表面具有多个第一凸点；在所述载体的上方对所述芯片层进行模塑处理以形成塑封结构；对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；在经减薄的塑封结构上方添加金属层；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和第二凸点；以及分割所述封装件主体以形成多个所述封装件。述封装件。述封装件。

【技术实现步骤摘要】
封装件及其形成方法


[0001]本专利技术涉及半导体
，尤其涉及一种封装件及其形成方法。

技术介绍

[0002]目前，半导体集成电路所需的功能越来越多，所需的计算速度越来越快，在这种形势下，业界已经开始在芯片堆叠技术的研发上增加投入，以探索在芯片堆叠技术中更有效的解决方案。然而，传统的晶圆级封装(WLP)技术无法实现芯片的堆叠。而在传统的芯片堆叠技术中，堆叠大多是在最终组装中完成的，并且需要利用硅片通孔(TSV，Through Silicon Via)、玻璃基板通孔(TGV，Through Glass Via)、塑封层通孔(TMV，Through Mold Via)或者引线键合(Wire
‑
bond)等技术来实现堆叠芯片间的竖直联接。传统堆叠技术的封装工艺较复杂并且成本较高。

技术实现思路

[0003]本专利技术实施例提供一种形成封装件的方案，该封装件包含堆叠的多个芯片。
[0004]本专利技术的第一方面提供了一种形成封装件的方法，所述方法包括：在载体的上方放置芯片层，所述芯片层包括多个芯片联接器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成封装件的方法，所述方法包括：在载体的上方放置芯片层，所述芯片层包括多个芯片联接器和正面朝下的多个芯片，其中在所述多个芯片联接器上方的表面具有多个第一凸点；在所述载体的上方对所述芯片层进行模塑处理以形成塑封结构；对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；在经减薄的塑封结构上方添加金属层；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和第二凸点；和分割所述封装件主体以形成多个所述封装件。2.根据权利要求1所述的方法，其中，所述多个芯片联接器是有源联接器件或无源联接器件，并且其中，所述多个芯片联接器被设置成在竖直方向上包含至少一个导电通道。3.根据权利要求1所述的方法，其中，所述封装件包括至少一个被分割的芯片联接器、第一芯片和被分割的金属层，其中，所述第一芯片能够通过所述至少一个被分割的芯片联接器和所述重布线层电联接至所述被分割的金属层。4.根据权利要求1所述的方法，其中，所述多个芯片联接器由一种或多种半导体材料、一种或多种无机材料、一种或多种有机材料和/或一种或多种金属材料形成。5.根据权利要求1所述的方法，其中，在所述金属层内集成如下电子器件中的一种或多种：I/O端口、无源器件、射频天线、电磁干扰屏蔽器件和散热器件；和/或其中，在所述金属层的上方放置并组装如下电子器件中的一种或多种：集成电路模块、微机电系统、光电器件和无源器件。6.一种封装件，包括：重布线层，其包括第一侧和第二侧；多个第一凸点，其设置在所述重布线层的第一侧；芯片，其包括正面和背面，所述芯片正面朝下地放置并组装在所述重布线层的第二侧；至少一个芯片联接器，其包括正面和背面，所述至少一个芯片联接器正面朝下地放置并组装在所述重布线层的第二侧上，并且水平地放置在所述至少一个第一芯片的侧面；多个第二凸点，其设置在所述至少一个芯片联接器的上方；和金属层，其放置并组装在所述封装件的上方并与所述多个第二凸点中的至少一个电联接，其中，所述封装件被模塑处理成塑封结构。7.根据权利要求6所述的封装件，其中，所述至少一个芯片联接器是有源联接器件或无源联接器件，并且其中，所述至少一个芯片联接器被设置成在竖直方向上包含至少一个导电通道。8.根据权利要求6所述的封装件，其中，所述芯片能够通过所述至少一个芯片联接器和所述重布线层电联接至所述金属层。9.根据权利要求6所述的封装件，其中，所述至少一个芯片联接器由一种或多种半导体材料、一种或多种无机材料、一种或多种有机材料和/或一种或多种金属材料形成。10.根据权利要求6所述的封装件，其中，在所述金属层内集成如下电子器件中的一种或多种：I/O端口、无源器件、射频天线、电磁干扰屏蔽器件和散热器件；和/或其中，在所述
金属层的上方放置并组装如下电子器件中的一种或多种：集成电路模块、微机电系统、光电器件和无源器件。11.一种形成封装件的方法，所述方法包括：在载体的上方放置至少一个第一芯片层，每个所述第一芯片层包括多个第一芯片联接器、多个第二芯片联接器和正面朝下的多个第一芯片；在所述至少一个第一芯片层的上方放置并组装第二芯片层，所述第二芯片层包括正面朝下的多个第二芯片和多个第三芯片联接器，其中在所述多个第三芯片联接器上方的表面具有多个第一凸点；在所述载体的上方对所述至少一个第一芯片层和所述第二芯片层进行模塑处理以形成塑封结构；对所述塑封结构进行减薄处理，以暴露出所述多个第一凸点；在经减薄的塑封结构上方添加金属层；去除所述载体以形成封装件主体，并在所述封装件主体的下方添加重布线层和第二凸点；和分割所述封装件主体以形成多个所述封装件。12.根据权利要求11所述的方法，其中，所述多个第一芯片联接器是有源联接器件或无源联接器件，所述多个第二芯片联接器是有源联接器件或无源联接器件，并且所述多个第三芯片联接器是有源联接器件或无源联接器件，并且其中，所述多个第一芯片联接器、所述多个第二芯片联接器和所述多个第三芯片联接器被设置成在竖直方向上包含至少一个导电通道。13.根据权利要求11所述的方法，其中，在由位于不同第一芯片层中的多个第一芯片联接器形成的第一芯片联接器堆叠中的每个第一芯片联接器在水平方向上的面积不同。14.根据权利要求11所述的方法，其中，由位于不同第一芯片层中的多个第二芯片联接器形成的第二芯片联接器堆叠与堆叠在所述第二堆叠上的第三芯片联接器能够一体成型。15.根据权利要求11所述的方法，其中，在所述第二芯片联接器堆叠中的每个第二芯片联接器与堆叠在所述第二芯片联接器堆叠上的第三芯片联接器在水平方向上的面积相同。16.根据权利要求11所述的方法，其中，所述封装件包括多个第一凸点、至少一个第一芯片、第二芯片、至少一个被分割的第一芯片联接器、至少一个被分割的第二芯片联接器、被分割的第三芯片联接器和被分割的金属层，其中，所述第二芯片能够通过所述至少一个被分割的第一芯片联接器和所述重布线层电联接至所述至少一个第一芯片，或者所述第二芯片能够通过所述至少一个被分割的第一芯片联接器电联接至所述至少一个第一芯片，其中，所述第二芯片能够通过所述至少一个被分割的第一芯片联接器、所述重布线层、所述至少一个被分割的第二芯片联接器、所述被分割的第三芯片联接器和所述多个第一凸点电联接至所述被分割的金属层，其中，所述至少一个第一芯片能够通过所述重布线层、所述至少一个被分割的第二芯片联接器、所述被分割的第三芯片联接器和所述多个第一凸点电联接至所述被分割的金属层。17.根据权利要求11所述的方法，其中，所述多个第一芯片联接器、所述多个第二芯片
联接器和所述多个第三芯片联接器由一种或多种半导体材料、一种或多种无机材料、一种或多种有机材料和/或一种或多种金属材料形成。18.根据权利要求11所述的方法，其中，在所述金属层内集成如下电子器件中的一种或多种：I/O端口、无源器件、射频天线、电磁干扰屏蔽器件和散热器件；和/或其中，在所述金属层的上方放置并组装如下电子器件中的一种或多种：集成电路模块、微机电系统、光电器件和无源器件。19.一种封装件，包括：重布线层，其包括第一侧和第二侧；多个第一凸点，其设置在所述重布线层的第一侧；至少一个第一芯片，其包括正面和背面，其中，由所述至少一个第一芯片形成的芯片堆叠正面朝下地放置并组装在所述重布线层的第二侧；至少一个第一芯片联接器，其包括正面和背面，其中，由所述至少一个第一芯片联接器形成的芯片联接器堆叠正面朝下地放置并组装在所述重布线层的第二侧上，并且水平地放置在所述至少一个第一芯片的一侧；跨层芯片联接器，其放置并组装在所述重布线层的第二侧上，并且水平地放置在所述至少一个第一芯片的另一侧；第二芯片，其包括正面和背面，所述第二芯片正面朝下地放置在所述至少一个第一芯片的背面的上方并组装在所述至少一个第一芯片联接器的上方；多个第二凸点，其设置在所述跨层芯片联接器的上方；和金属层，其放置在所述封装件的上方并与所述多个第二凸点中的至少一个电联接，其中，所述封装件被模塑处理成塑封结构。20.根据权利要求19所述的封装件，其中，所述至少一个第一芯片联接器是有源联接器件或无源联接器件，并且所述跨层芯片联接器是有源联接器件或无源联接器件，并且其中，所述至少...

【专利技术属性】
技术研发人员：李维平，
申请(专利权)人：上海易卜半导体有限公司，
类型：发明
国别省市：