半导体结构及其测试方法技术

本申请公开了一种半导体结构及其测试方法，该半导体结构包括半导体层，半导体层具有相对的第一表面和第二表面；基于半导体层形成有多个芯片，芯片包括位于第一表面上的正面电极，以及位于第二表面上的背面电极，且相邻芯片的背面电极之间彼此分离；其中，基于同一个芯片，其正面电极与半导体层的第二表面之间具有第一电阻，该正面电极与背面电极之间具有第二电阻，半导体层第二表面与该背面电极之间具有接触电阻，第二电阻与第一电阻之间的差值等于接触电阻。采用本申请公开的半导体结构进行测试，能够缩短背面金属化工艺的监控周期、提高测试效率，同时还可以降低工艺成本以及新品研发成本。研发成本。研发成本。

【技术实现步骤摘要】
半导体结构及其测试方法


[0001]本专利技术涉及半导体器件制造领域，更具体地，涉及一种半导体结构及其测试方法。

技术介绍

[0002]在半导体器件中，对于在芯片背面设有电极的器件来说，当器件的正面工艺加工完成后，一般需要进行衬底背面减薄以及背面金属化(简称“背金”)工艺以形成背面电极。背面金属化工艺对背面电极的电特性、尤其是背面电极与衬底的接触电阻会产生重要影响，因此，可以通过测试背面电极与衬底之间的接触电阻以对背面金属化工艺进行监控。
[0003]在现有技术中，背面电极与衬底之间的接触电阻是在划片以获得单颗芯片后对单颗芯片进行测试才得出的，有些情况下甚至需要对芯片进行封装后才能进行测试。如果在将芯片制成、划片甚至封装之后再进行测试，测试周期较长、测试效率较低。
[0004]因此，希望提供一种改进的测试方法，在缩短测试周期、提高测试效率的同时还可以降低成本。

技术实现思路

[0005]有鉴于此，本专利技术提供了一种半导体结构及其测试方法，通过在半导体结构上直接测试即可获多个背面电极和衬底之间相应的接触电阻。
[0006]根据本专利技术实施例的一方面，提供了一种半导体结构，包括半导体层，半导体层具有相对的第一表面和第二表面；基于半导体层形成有多个芯片，芯片包括位于第一表面上的正面电极，以及位于第二表面上的背面电极，且相邻芯片的背面电极之间彼此分离；
[0007]其中，基于同一个芯片，其正面电极与半导体层的第二表面之间具有第一电阻，该正面电极与背面电极之间具有第二电阻，半导体层的第二表面与该背面电极之间具有接触电阻，第二电阻与第一电阻之间的差值等于接触电阻。
[0008]进一步地，背面电极的尺寸与对应的芯片的尺寸一致。
[0009]根据本专利技术实施例的另一方面，提供了一种半导体结构的测试方法，半导体结构包括半导体层，半导体层具有相对的第一表面和第二表面；基于半导体层形成有多个芯片，芯片包括位于第一表面上的正面电极和位于第二表面上的背面电极，且相邻芯片的背面电极之间彼此分离；
[0010]测试方法包括：分别获得半导体层的第二表面与至少一个正面电极之间的第一电阻；
[0011]获得该正面电极与相应背面电极之间的第二电阻；以及
[0012]根据第二电阻与第一电阻，获得相应的背面电极与半导体层的第二表面之间的接触电阻。
[0013]进一步地，还包括形成背面电极的步骤：
[0014]在半导体层的第二表面形成背面金属层；以及
[0015]图案化背面金属层，以将背面金属层分隔为多个背面电极，
[0016]其中，背面电极的尺寸与对应的芯片的尺寸一致。
[0017]进一步地，获得第一电阻的步骤包括：
[0018]在图案化背面金属层之前，将电阻测试设备的探针与相应芯片的正面电极接触，将电阻测试设备的测试台面与背面金属层接触，通过探针与测试台面向半导体结构施加第一电压；
[0019]获得探针与测试台面之间的第一电流；以及
[0020]根据第一电压与第一电流获得第一电阻。
[0021]进一步地，还包括形成背面电极的步骤：
[0022]在半导体层的第二表面上设置掩模，其中掩模定义出待形成背面电极的区域；
[0023]经掩模在半导体层的第二表面形成背面金属层；以及
[0024]去除掩模，得到多个背面电极，
[0025]其中，背面电极的尺寸与对应的芯片的尺寸一致。
[0026]进一步地，获得第一电阻的步骤包括：
[0027]在设置掩模之前，将电阻测试设备的探针与相应芯片的正面电极接触，将电阻测试设备的测试台面与半导体层的第二表面接触，通过探针与测试台面向半导体结构施加第一电压；
[0028]获得探针与测试台面之间的第一电流；以及
[0029]根据第一电压与第一电流获得第一电阻。
[0030]进一步地，获得第二电阻的步骤包括：
[0031]基于同一个芯片，将电阻测试设备的一探针与正面电极接触，将电阻测试设备的另一探针与背面电极接触，通过两个探针向半导体结构施加第二电压；
[0032]获得两个探针之间的第二电流；以及
[0033]根据第二电压与第二电流获得第二电阻。
[0034]进一步地，前述半导体层包括衬底，衬底的正面作为半导体层的第一表面，衬底的背面作为半导体层的第二表面；
[0035]或者，前述半导体层包括衬底以及位于衬底正面的外延层，其中衬底的背面作为半导体层的第二表面，外延层的表面作为半导体层的第一表面。
[0036]本专利技术提供的半导体结构及其测试方法，通过在半导体层的第二表面上设置多个背面电极，且多个背面电极对应于多个芯片分布，从而可以直接在半导体结构上进行测试，以获得芯片的背面电极与衬底之间的接触电阻，由于该测试方法不必要在划片甚至封装后进行，而是可以在完成正面工艺后进行，因此缩短了测试周期、提高了测试效率。此外还可以得到多个芯片的接触电阻在整个半导体结构上的分布情况，从而实现对背面金属化工艺的准确、有效评价。
[0037]进一步地，通过将背面电极的尺寸与相应芯片的尺寸设置成一致的，能够进一步提高接触电阻的准确率。
附图说明
[0038]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本专利技术的一些实施例，而非对本专利技术的限制。
[0039]图1为本专利技术实施例的半导体结构的正面示意图。
[0040]图2为本专利技术实施例的半导体结构的背面示意图。
[0041]图3为沿图1中AA线的截面图。
[0042]图4与图5为本专利技术实施例中半导体结构的制造方法在一些阶段的截面图。
[0043]图6至图8为本专利技术实施例中半导体结构的测试方法在一些阶段的截面图。
具体实施方式
[0044]以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
[0045]图1为本专利技术实施例的半导体结构的正面示意图，图2为本专利技术实施例的半导体结构的背面示意图，图3为沿图1中AA线的截面图。
[0046]如图1至图3所示，本专利技术实施例中，半导体结构200用于形成多个芯片21，多个芯片21按行和列的形式呈阵列式排列，相邻芯片21之间的区域为划片道22。经由划片道22对半导体结构200进行切割(即划片)，即可获得单颗芯片(Die)。
[0047]在本实施例中，半导体结构200包括：半导体层210、多个背面电极221以及多个正面电极251，其中，半导体层210具有相对的第一表面201与第二表面202，半导体层210包括衬底211，衬底211具有相对的正面和背面，且衬底211的背面作为半导体层210的第二表面202；多个正面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括半导体层，所述半导体层具有相对的第一表面和第二表面；基于所述半导体层形成有多个芯片，所述芯片包括位于所述第一表面上的正面电极，以及位于所述第二表面上的背面电极，且相邻芯片的背面电极之间彼此分离；其中，基于同一个芯片，其正面电极与所述半导体层的第二表面之间具有第一电阻，该正面电极与所述背面电极之间具有第二电阻，所述半导体层的第二表面与该背面电极之间具有接触电阻，所述第二电阻与所述第一电阻之间的差值等于所述接触电阻。2.根据权利要求1所述的半导体结构，其中，所述背面电极的尺寸与对应的所述芯片的尺寸一致。3.一种半导体结构的测试方法，所述半导体结构包括半导体层，所述半导体层具有相对的第一表面和第二表面；基于所述半导体层形成有多个芯片，所述芯片包括位于所述第一表面上的正面电极和位于所述第二表面上的背面电极，且相邻芯片的背面电极之间彼此分离；所述测试方法包括：分别获得所述半导体层的第二表面与至少一个所述正面电极之间的第一电阻；获得该正面电极与相应所述背面电极之间的第二电阻；以及根据所述第二电阻与所述第一电阻，获得相应的所述背面电极与所述半导体层的第二表面之间的接触电阻。4.根据权利要求3所述的测试方法，其中，还包括形成所述背面电极的步骤：在所述半导体层的第二表面形成背面金属层；以及图案化所述背面金属层，以将所述背面金属层分隔为多个所述背面电极，其中，所述背面电极的尺寸与对应的所述芯片的尺寸一致。5.根据权利要求4所述的测试方法，其中，获得所述第一电阻的步骤包括：在图案化所述背面金属层之前，将电阻测试设备的探针与相应芯片的所述正面电极接触，将电阻测试设备的测试台面与所述背面金属层接触，通过所...

【专利技术属性】
技术研发人员：韦仕贡，张欣慰，张彦秀，杨京花，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：