合封芯片及合封芯片烧写方法技术

本申请公开了一种合封芯片及合封芯片烧写方法。其中所述合封芯片，包括：主芯片单元，所述主芯片单元包括主芯片单元数据端；存储单元，所述存储单元包括存储单元数据端；选择单元，所述选择单元包括第一输入端、第二输入端、输出端和选择端；所述主芯片单元数据端和所述选择单元的输出端连接；所述存储单元数据端和所述选择单元的第二输入端连接；所述选择单元用于，在所述选择单元的选择端输入第一选择信号时，控制所述选择单元的第一输入端和所述存储单元之间连通。通过对合封芯片中选择单元的控制，实现了绕过合封芯片中主芯片单元直接烧写合封芯片中存储单元的功能。写合封芯片中存储单元的功能。写合封芯片中存储单元的功能。

【技术实现步骤摘要】
合封芯片及合封芯片烧写方法


[0001]本申请涉及合封芯片
，尤其涉及一种合封芯片及合封芯片烧写方法。

技术介绍

[0002]目前芯片的结构一般都是主芯片和flash存储器的组合来使用，比如蓝牙芯片和spi flash芯片组合、wifi芯片和spi flash芯片组合或者NB芯片和spi flash芯片组合等方式来使用。目前已有厂商把spi flash芯片和主芯片合封在一起作为一颗芯片来使用。把存储芯片(如spi flash)和主芯片合封在一起，这是未来发展的主流。合封芯片有很多优点，可以不把存储芯片的管脚拉到芯片外面，减少芯片的引脚，进而减小芯片的面积，最终减少成本。芯片合封后还可以减小pcb的面积以及pcb的布线难度。但是合封后的芯片在批量烧录存储器(如spi flash)的程序时，无法像正常的主芯片和存储器芯片的组合结构一样使用通用的烧录方法，无法实现高速烧录。

技术实现思路

[0003]本申请实施例提供一种合封芯片及合封芯片烧写的技术方案，使合封存储器后的芯片，依然可以使用通用的烧录方法，实现高速烧录，该方法可以减少烧录的时间，降低芯片的烧录成本，提高芯片的市场竞争力。
[0004]本申请提供的一种合封芯片，包括：
[0005]主芯片单元，所述主芯片单元包括主芯片单元数据端；
[0006]存储单元，所述存储单元包括存储单元数据端；
[0007]选择单元，所述选择单元包括第一输入端、第二输入端、输出端和选择端；
[0008]所述主芯片单元数据端和所述选择单元的输出端连接；
[0009]所述存储单元数据端和所述选择单元的第二输入端连接；
[0010]所述选择单元用于，在所述选择单元的选择端输入第一选择信号时，控制所述选择单元的第一输入端和所述存储单元之间连通。
[0011]进一步的，在本申请提供的一种优选实施方式中，所述选择单元还用于，在所述选择单元的选择端输入第二选择信号时，控制所述选择单元的第一输入端和所述主芯片单元之间连通；
[0012]控制所述主芯片单元和所述存储单元之间连通。
[0013]进一步的，在本申请提供的一种优选实施方式中，所述选择单元的输出端包括第一输出端和第二输出端；
[0014]所述第一输出端和第二输出端用于，在所述选择单元的选择端输入第二选择信号时，控制所述第一输出端和所述第一输入端连通，所述第二输出端和所述第二输入端连通。
[0015]进一步的，在本申请提供的一种优选实施方式中，所述主芯片单元数据端包括第一数据端和第二数据端；
[0016]所述第一数据端和所述第一输出端连接；
[0017]所述第二数据端和所述第二输出端连接。
[0018]进一步的，在本申请提供的一种优选实施方式中，所述选择单元至少包括第一选择器、第二选择器、第三选择器、第四选择器、第五选择器、第六选择器、第七选择器和第八选择器；
[0019]所述第一选择器的选择端、所述第二选择器的选择端、所述第三选择器的选择端、所述第四选择器的选择端、所述第五选择器的选择端、所述第六选择器的选择端、所述第七选择器的选择端和所述第八选择器的选择端连接构成所述选择单元的选择端；
[0020]所述第一选择器的第一输出端和所述第五选择器的第一输出端连接；
[0021]所述第二选择器的第一输出端和所述第六选择器的第一输出端连接；
[0022]所述第三选择器的第一输出端和所述第七选择器的第一输出端连接；
[0023]所述第四选择器的第一输出端和所述第八选择器的第一输出端连接。
[0024]进一步的，在本申请提供的一种优选实施方式中，所述存储单元数据端包括存储CS端、存储CLK端、存储MOSI端和存储MISO端；
[0025]所述选择单元的第二输入端至少包括所述第一选择器的输入端、所述第二选择器的输入端、所述第三选择器的输入端和所述第四选择器的输入端；
[0026]所述存储CS端和所述第一选择器的输入端连接；
[0027]所述存储CLK端和所述第二选择器的输入端连接；
[0028]所述存储MOSI端和所述第三选择器的输入端连接；
[0029]所述存储MISO端和所述第四选择器的输入端连接。
[0030]进一步的，在本申请提供的一种优选实施方式中，所述主芯片单元的第一数据端包括1号数据端、2号数据端、3号数据端和4号数据端；
[0031]所述1号数据端和所述第五选择器的第二输出端连接；
[0032]所述2号数据端和所述第六选择器的第二输出端连接；
[0033]所述3号数据端和所述第七选择器的第二输出端连接；
[0034]所述4号数据端和所述第八选择器的第二输出端连接。
[0035]进一步的，在本申请提供的一种优选实施方式中，所述主芯片单元的第二数据端包括主芯CS端、主芯CLK端、主芯MOSI端和主芯MISO端；
[0036]所述主芯CS端和所述第一选择器的第二输出端连接；
[0037]所述主芯CLK端和所述第二选择器的第二输出端连接；
[0038]所述主芯MOSI端和所述第三选择器的第二输出端连接；
[0039]所述主芯MISO端和所述第四选择器的第二输出端连接。
[0040]本申请还提供一种合封芯片烧写方法，应用于上述所述的合封芯片，包括：
[0041]向所述合封芯片发送第一选择信号；
[0042]所述合封芯片的选择端接收所述第一选择信号；
[0043]根据所述第一选择信号，所述合封芯片的第一输入端和所述合封芯片的第二输入端连通；
[0044]向所述合封芯片发送镜像数据；
[0045]所述合封芯片的第一输入端接收所述镜像数据；
[0046]所述合封芯片的第二输入端通过所述合封芯片的第一输入端接收所述镜像数据；
[0047]所述合封芯片的第二输入端发送接收到的所述镜像数据到所述存储单元；
[0048]所述存储单元接收所述镜像数据；
[0049]所述存储单元正确写入所述镜像数据，完成所述合封芯片的烧写。
[0050]本申请还提供一种合封芯片烧写方法，应用于上述所述的合封芯片，包括：
[0051]向所述合封芯片发送第一选择信号；
[0052]所述合封芯片的选择端接收所述第一选择信号；
[0053]根据所述第一选择信号，所述合封芯片的第一输入端和所述合封芯片的第二输入端连通；
[0054]向所述合封芯片发送镜像数据；
[0055]所述合封芯片的第一输入端接收所述镜像数据；
[0056]所述合封芯片的第二输入端通过所述合封芯片的第一输入端接收所述镜像数据；
[0057]所述合封芯片的第二输入端发送接收到的所述镜像数据到所述存储单元；
[0058]所述存储单元接收所述镜像数据；
[0059]所述存储单元写入所述镜像数据失败；...

【技术保护点】

【技术特征摘要】
1.一种合封芯片，其特征在于，包括：主芯片单元，所述主芯片单元包括主芯片单元数据端；存储单元，所述存储单元包括存储单元数据端；选择单元，所述选择单元包括第一输入端、第二输入端、输出端和选择端；所述主芯片单元数据端和所述选择单元的输出端连接；所述存储单元数据端和所述选择单元的第二输入端连接；所述选择单元用于，在所述选择单元的选择端输入第一选择信号时，控制所述选择单元的第一输入端和所述存储单元之间连通。2.根据权利要求1所述的合封芯片，其特征在于，所述选择单元还用于，在所述选择单元的选择端输入第二选择信号时，控制所述选择单元的第一输入端和所述主芯片单元之间连通；控制所述主芯片单元和所述存储单元之间连通。3.根据权利要求2所述的合封芯片，其特征在于，所述选择单元的输出端包括第一输出端和第二输出端；所述第一输出端和第二输出端用于，在所述选择单元的选择端输入第二选择信号时，控制所述第一输出端和所述第一输入端连通，所述第二输出端和所述第二输入端连通。4.根据权利要求3所述的合封芯片，其特征在于，所述主芯片单元数据端包括第一数据端和第二数据端；所述第一数据端和所述第一输出端连接；所述第二数据端和所述第二输出端连接。5.根据权利要求4所述的合封芯片，其特征在于，所述选择单元至少包括第一选择器、第二选择器、第三选择器、第四选择器、第五选择器、第六选择器、第七选择器和第八选择器；所述第一选择器的选择端、所述第二选择器的选择端、所述第三选择器的选择端、所述第四选择器的选择端、所述第五选择器的选择端、所述第六选择器的选择端、所述第七选择器的选择端和所述第八选择器的选择端连接构成所述选择单元的选择端；所述第一选择器的第一输出端和所述第五选择器的第一输出端连接；所述第二选择器的第一输出端和所述第六选择器的第一输出端连接；所述第三选择器的第一输出端和所述第七选择器的第一输出端连接；所述第四选择器的第一输出端和所述第八选择器的第一输出端连接。6.根据权利要求5所述的合封芯片，其特征在于，所述存储单元数据端包括存储CS端、存储CLK端、存储MOSI端和存储MISO端；所述选择单元的第二输入端至少包括所述第一选择器的输入端、所述第二选择器的输入端、所述第三选择器的输入端和所述第四选择器的输入端；所述存储C...

【专利技术属性】
技术研发人员：麦海军，
申请(专利权)人：广州粒子微电子有限公司，
类型：发明
国别省市：