当前位置: 首页 > 专利查询>浙江大学专利>正文

传输透明的片上总线低功耗环的方法技术

技术编号:2842100 阅读:175 留言:0更新日期:2012-04-11 18:40
本发明专利技术公开了一种传输透明的片上总线低功耗环的方法。它包括:用于对片上地址线进行解码的步骤;用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤;用于对片上数据线进行解码的步骤;用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤。本发明专利技术具有以下技术效果:(1)采用了功耗环的片上总线减小了总线上的翻转次数,平均功耗比不采用功耗环的片上总线的平均功耗有明显的降低(2)该算法适用于突发数据传输和单数据传输各自的不同的特性,不改变现有总线结构,可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。

【技术实现步骤摘要】

本专利技术涉及一种,该方法不改变现有总线结构,可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。该专利技术可以满足诸多领域片上系统总线低功耗的需要。
技术介绍
微电子已经迈向了片上系统(System on Chip)设计,使得功耗也成为一个重要的设计指标。在CMOS中,P∞Σi=1Ncivdd2fpi,]]>f·pi与电路的第i个节点的翻转次数成正比。对于总线来说,减少总线上的翻转次数,就是降低总线上的功耗。片上总线连接着所有的IP。IP的配置、功能的实现都是通过总线上的通信来进行的。随着片上芯片工作频率增大,总线上的通信量也日益增加,使得总线上翻转次数增加,功耗日趋增大。所以,寻求降低总线功耗的方法成为燃眉之须。而现有的方法虽然可以有效的降低了总线的平均功耗和尖峰功耗,但是这些方法都对片上总线欠考虑或不适用现有片上总线。针对已经存在的片上总线结构,本文提出了传输透明的片上总线低功耗环算法。该算法不改变现有总线结构,仍可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。
技术实现思路
本专利技术的目的在于针对现有技术的不足,提供一种,它可复用连接在总线上的IP。它包括用于对片外总线上编码的步骤;用于对片上地址线编码的步骤所述还包括用于对片上地址线进行解码的步骤;用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤;用于对片上数据线进行解码的步骤;用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤。所述用于片上地址线进行解码的步骤若地址线表示为A={am-1,am-2,…,a0},i时刻的地址线表示为Ai,则相邻节拍地址线的汉明距离表示为H(Ai,Aj)=|Aj-Ai|=Σm=0M-1(ami⊕amj)]]>,对32位地址做以下处理如果传输模式为突发模式,则ADDRESS={iADDRESS,iADDRESSiADDRESS},否则进行片上数据编码的步骤; 用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤如果传输模式为突发模式,则ADDRESS={{iADDRESSiADDRESS… iADDRESS}i,i=31,30,…,0},否则进行片上数据解码的步骤;用于对片上数据线进行解码的步骤WRAPPER_DATA_DECODE(inputiDATA,outputoDATA,inputiDI){for(i=0;i<4;i++){min=i*8; max=i*8+7;if(iDI==HIGH)oDATA=~iDATA;else oDATA=iDATA;}}用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤WRAPPER_DATA_DECODE(inputiDATA,outputoDATA,inputiDI){for(i=0;i<4;i++){min=i*8; max=i*8+7;if(iDI==HIGH)oDATA=~iDATA;else oDATA=iDATA;}}本专利技术具有以下技术效果(1)采用了功耗环的片上总线减小了总线上的翻转次数,平均功耗比不采用功耗环的片上总线的平均功耗有明显的降低(2)该算法适用于突发数据传输和单数据传输各自的不同的特性,不改变现有总线结构,可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。附图说明图1是结构框图(虚线内部为总线);图2是传输透明的片上总线低功耗环的地址线电路结构;图3是本专利技术的用总线功耗测试的片上架构图;图4是传输透明的片上总线低功耗环数据总线编码的软件流程图;图5是传输透明的片上总线低功耗环数据总线解码的软件流程图;图6是传输透明的片上总线低功耗环地址总线编码的软件流程图;图7是传输透明的片上总线低功耗环地址总线解码的软件流程图。具体实施例方式如图1所示,SoC总线包括地址线A、读数据线R、写数据线W、控制线及MUX逻辑。如图2所示,传输透明的功耗环地址线电路结构由编码和译码两部分组成,功耗环加载在图一所示的环状结构上。如图3所示,采用AMBA总线的SoC系统测试片上总线功耗。测试向量采用在CPU执行的128位长的LFSR(128LFSR)、N=32基2的FFT(32FFT)、网络传输三种软件来不断的改变总线上的地址和数据。表四表示测试时系统支持的传输模式所占比例。以32位片上总线为例(M=N=32),描述传输透明的低功耗环算法一.如图4所示,功耗环数据总线编码的具体流程步骤一首先让控制循环的变量i初始化为0;继续步骤二;步骤二判断i是否小于4;若小于4,继续步骤三,否则跳转到步骤八;步骤三以参数min=i*8,max=i*8+7计算汉明距离Hi=HammingDistance(rDATA,iDATA)=Σm=07(rDATA⊕iDATA)]]>;继续步骤四;步骤四判断步骤三中计算得到的汉明距离是否大于4;若大于4,继续步骤五,否则跳转到步骤六;步骤五置标志位oDI=1;编码后数据为输入数据取反oDATA=iDATA;跳转到步骤七;步骤六置标志位oDI=0;编码后数据即为输入数据oDATA=iDATA;继续步骤七;步骤七控制循环的变量i自加1;跳转到步骤二;步骤八数据总线编码完成。二.如图5所示,功耗环数据总线解码的具体流程步骤一首先让控制循环的变量i初始化为0;继续步骤二;步骤二判断i是否小于4;若小于4,继续步骤三,否则跳转到步骤八;步骤三设置参数min=i*8,max=i*8+7;继续步骤四;步骤四判断标志位oDI是否为1;若为1,继续步骤五,否则跳转到步骤六;步骤五解码后数据为输入数据取oDATA=~iDATA跳转到步骤七;步骤六解码后数据即为输入数oDATA=iDATA;继续步骤七;步骤七控制循环的变量i自加1;跳转到步骤二;步骤八数据总线解码完成。三.如图6所示,功耗环地址总线编码的具体流程步骤一初始化;继续步骤二;步骤二判断是否为突发传输模式?若是突发传输模式,继续步骤三,否则跳转到步骤四; 步骤三使地址oADDRESS={iADDRESS,iADDRESSiADDRESS;跳转到步骤五;步骤四进行数据总线编码继续步骤五;步骤五地址总线编码完成。四.如图7所示,功耗环地址总线解码的具体流程步骤一初始化;继续步骤二;步骤二判断是否为突发传输模式?若是突发传输模式,继续步骤三,否则跳转到步骤四;步骤三使地址oADDRESS={{iADDRESSiADDRESS…iADDRESS}i,i=31,30,…,0};步骤四进行数据总线解码继续步骤五;步骤五地址总线解码完成。实施例1对于AMBA数据总线编码的过程传入数据rDATA=1010_0111_0100_1011_0110_0110_1110_0010iDATA=1110_0101_1010_1100_1110_0011_0110_1011控制循环的变量i初始化为0;i<4,以参数min=i*8=0,max=i*8+7=8计算汉明距离Hi=HammingDistance(rDATA,iDATA)=Σm=07本文档来自技高网...

【技术保护点】
一种降低总线功耗的方法,包括:用于对片外总线上编码的步骤;其特征是所述传输透明的片上总线低功耗环的方法还包括:用于对片上地址线进行解码的步骤;用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤;用于对片上数据线进行解码的步骤;用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤。

【技术特征摘要】

【专利技术属性】
技术研发人员:董文箫张昀王国雄葛海通
申请(专利权)人:浙江大学
类型:发明
国别省市:86[中国|杭州]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1