本发明专利技术公开了一种片上系统（ＳＯＣ），其包括第一和第二处理器以及控制模块。由ＳＯＣ实现的第一处理器具有活动和不活动状态并且在活动状态期间处理第一和第二组线程。由ＳＯＣ实现的第二处理器具有活动和不活动状态，其中第二处理器在工作于活动状态时比第一处理器工作于活动状态消耗更少的功率。由ＳＯＣ实现的控制模块与第一和第二处理器通信，选择性地将第二组线程从第一处理器转移到第二处理器并且选择第一处理器的不活动状态。第二处理器处理第二组线程。
【技术实现步骤摘要】
本专利技术涉及数据存储系统，尤其涉及低功率数据存储系统。技术背景膝上型计算机使用线路电源和电池电源两者供电。膝上型计算机的处 理器、图形处理器、存储器和显示器在工作期间消耗大量的功率。膝上型 计算机的一个重要限制涉及膝上型计算机可以在不充电的情况下使用电池 工作的时间量。膝上型计算机的较高的功耗通常对应较短的电池寿命。现在参照图1A，所示出的示例性计算机体系结构4包括存储器6，存 储器6具有诸如缓存之类的存储器7。处理器6与输入/输出(I/O)接口 8 通信。诸如随机存取存储器(RAM) 10和/或其他合适的电子数据存储装 置之类的易失性存储器9也与接口 8通信。图形处理器11和诸如缓存之类 的存储器12增加了图形处理的速度和性能。诸如键盘13和点击设备14 (例如鼠标和/或其他合适的设备)之类的 一个或多个I/0设备与接口 8'通信。诸如具有一个或多个直径大于1.8〃的 盘片的硬盘驱动器之类的高功率盘驱动器(HPDD) 15提供非易失性存储 器、存储数据并且与接口 8通信。HPDD 15在工作期间一般消耗较大量的 功率。当用电池工作时，HPDD 15的频繁使用将大大降低电池寿命。计算 机体系结构4还包括显示器16、诸如音频扬声器的音频输出设备17和/或 被一般地标识为18的其他输入/输出设备。现在参照图1B，示例性的计算机体系结构20包括处理芯片组22和 1/0芯片组24。例如，计算机体系结构可以是北桥/南桥体系结构(处理芯 片组对应于北桥芯片组，I/O芯片组对应于南桥芯片组)或其他类似的体 系结构。处理芯片组22经由系统总线27与处理器25和图形处理器26通 信。处理芯片组22控制与易失性存储器28 (例如外部DRAM或其他存储器)、外围组件互连(PCI)总线30和/或2级缓存32的交互。1级缓存 33和34可以分别与处理器25和/或图形处理器26相关联。在替换的实施 例中，加速图形端口 (AGP)(未示出)与处理芯片组22而不是图形处 理器26通信，或者除了与图形处理器26通信之外还与处理芯片组22通 信。处理芯片组22 —般用多个芯片实现，但不是必须用多个芯片实现。 PCI槽36与PCI总线30连接。I/O芯片组24管理输入/输出(I/O)的基本形式。I/O芯片组24经由 工业标准体系结构(ISA)总线44与通用串行总线(USB) 40、音频设备 41、键盘(KBD)和/或点击设备42以及基本输入/输出系统(BIOS) 43 通信。与处理芯片组22不同的是，I/O芯片组24 —般(但不是必须)用 单个芯片实现，其连接到PCI总线30。诸如硬盘驱动器之类的HPDD 50 也与I/O芯片组24通信。HPDD 50存储由处理器25执行的全特征(foll-featured)操作系统(OS)，例如Windows XP 、 Windows 2000 、 Linux 和基于MAC的OS。
技术实现思路
一种片上系统(SOC)，包括由所述SOC实现的第一处理器和由所述 SOC实现的第二处理器，该第一处理器具有活动和不活动状态并且在活动 状态期间处理第一和第二组线程，该第二处理器具有活动和不活动状态， 其中第二处理器在工作于活动状态时比第一处理器工作于活动状态消耗更 少的功率。所述SOC还包括由所述SOC实现的控制模块，该控制模块与 第一和第二处理器通信，并且选择性地将第二组线程从第一处理器转移到 第二处理器并选择第一处理器的不活动状态。第二处理器处理第二组线 程。在另一特征中，所述soc还包括由所述soc实现的寄存器文件，该寄存器文件与第一处理器和第二处理器通信并且存储用于第一和第二处理 器的线程信息。所述线程信息包括用于第一和第二处理器的线程的寄存 器、检查点和程序计数器中的至少一种。在另一特征中，所述soc还包括第一寄存器文件和第二寄存器文件，该第一寄存器文件与第一处理器通信并且存储用于第一处理器的第一线程信息，该第二寄存器文件与第二处理器通信并且存储用于第二处理器的第二线程信息。第一和第二线程信息分别包括用于第一和第二处理器的线程 的寄存器、检查点和程序计数器中的至少一种。在另一特征中，所述控制模块在将线程从第一处理器转移到第二处理 器时，将线程信息从第一寄存器文件转移到第二寄存器文件。在另一特征中，所述第一处理器包括第一晶体管，所述第二处理器包 括第二晶体管，其中第一晶体管比第二晶体管具有更高的泄漏电流。在另一特征中，所述第一处理器包括第一晶体管，所述第二处理器包 括第二晶体管，其中第二晶体管比第一晶体管具有更大的尺寸。在另一特征中，所述soc在第一处理器处于活动状态时处于高功率模式，在第一处理器处于不活动状态时处于低功率模式。在另一特征中，所述第一和第二处理器分别包括第一和第二图形处理单元。在其他特征中， 一种用于处理数据的方法包括在片上系统(soc)上实现第一和第二处理器，其中所述第一和第二处理器具有活动和不活动状 态，并且第二处理器在工作于活动状态时比第一处理器工作于活动状态消 耗更少的功率。所述方法还包括使用第一处理器在活动状态期间处理第一和第二组线程；选择性地将第二组线程从第一处理器转移到第二处理器； 选择第一处理器的不活动状态；以及使用第二处理器处理第二组线程。在另一特征中，所述方法还包括使用所述SOC实现寄存器文件以及将 用于第一和第二处理器的线程信息存储在寄存器文件中。线程信息包括用 于第一和第二处理器的线程的寄存器、检查点和程序计数器中的至少一 种。在另一特征中，所述方法还包括使用所述soc实现第一寄存器文件、将用于第一处理器的第一线程信息存储在第一寄存器文件中、使用所述soc实现第二寄存器文件以及存储用于第二处理器的第二线程信息。第一和第二线程信息分别包括用于第一和第二处理器的线程的寄存器、检査点 和程序计数器中的至少一种。在另一特征中，所述方法还包括在将线程从第一处理器转移到第二处 理器时将线程信息从第一寄存器文件转移到第二寄存器文件。在另一特征中，所述第一处理器包括第一晶体管，所述第二处理器包 括第二晶体管，其中第一晶体管比第二晶体管具有更高的泄漏电流。在另一特征中，所述第一处理器包括第一晶体管，所述第二处理器包 括第二晶体管，其中第二晶体管比第一晶体管具有更大的尺寸。在另一特征中，所述方法还包括当第一处理器处于活动状态时工作于 高功率模式下，当第一处理器处于不活动状态时工作于低功率模式下。在另一特征中，所述第一和第二处理器分别包括第一和第二图形处理单元。在其他特征中， 一种片上系统(soc)包括第一处理装置，该第一处 理装置由所述soc实现并且具有活动和不活动状态，用于在活动状态期间 处理第一和第二组线程。所述soc还包括用于处理的第二处理装置，该第二处理装置由所述soc实现并且具有活动和不活动状态，其中第二处理装置在工作于活动状态时比第一处理装置工作于活动状态消耗更少的功率。所述soc还包括控制装置，该控制装置由所述soc实现，用于与第一和第二处理装置通信，并用于选择性地将第二组线程从第一处理装置转移到 第二处理装置和选择第一处理装置的不活动状态。第二处理装置处理第二 组线程。在另一特征中，所述soc还包括寄存器装置，该寄存器装置由所述soc实现并且与第一处理装本文档来自技高网...
【技术保护点】
一种片上系统，包括：由所述片上系统实现的第一处理器，该第一处理器具有活动和不活动状态并且在所述活动状态期间处理第一和第二组线程；由所述片上系统实现的第二处理器，该第二处理器具有活动和不活动状态，其中所述第二处理器在工作于所述活动状态时比所述第一处理器工作于所述活动状态消耗更少的功率；以及由所述片上系统实现的控制模块，该控制模块与所述第一和第二处理器通信，并且选择性地将所述第二组线程从所述第一处理器转移到所述第二处理器并选择所述第一处理器的所述不活动状态，其中所述第二处理器处理所述第二组线程。
【技术特征摘要】
US 2006-8-10 60/822,015;US 2006-9-12 60/825,368;US1.一种片上系统，包括由所述片上系统实现的第一处理器，该第一处理器具有活动和不活动状态并且在所述活动状态期间处理第一和第二组线程；由所述片上系统实现的第二处理器，该第二处理器具有活动和不活动状态，其中所述第二处理器在工作于所述活动状态时比所述第一处理器工作于所述活动状态消耗更少的功率；以及由所述片上系统实现的控制模块，该控制模块与所述第一和第二处理器通信，并且选择性地将所述第二组线程从所述第一处理器转移到所述第二处理器并选择所述第一处理器的所述不活动状态，其中所述第二处理器处理所述第二组线程。2. 如权利要求1所述的片上系统，还包括由所述片上系统实现的寄存 器文件，该寄存器文件与所述第一处理器和所述第二处理器通信并且存储 用于所述第一和第二处理器的线程信息。3. 如权利要求2所述的片上系统，其中所述线程信息包括用于所述第 一和第二处理器的所述线程的寄存器、检查点和程序计数器中的至少一 种。4. 如权利要求1所述的片上系统，还包括第一寄存器文件，该第一寄存器文件与所述第一处理器通信并且存储 用于所述第一处理器的第一线程信息；以及第二寄存器文件，该第二寄存器文件与所述第二处理器通信并且存储 用于所述第二处理器的第二线程信息。5. 如权利要求4所述的片上系统，其中所述第一和第二线程信息分别 包括用于所述第一和第二处理器的所述线程的寄存器、检查点和程序计数 器中的至少一种。6. 如权利要求4所述的片上系统，其中所述控制模块在将所述线程从 所述第一处理器转移到所述第二处理器时，将所述线程信息从所述第一寄 存器文件转移到所述第二寄存器文件。7. 如权利要求1所述的片上系统，其中所述第一处理器包括第一晶体 管，所述第二处理器包括第二晶体管，并且所述第一晶体管比所述第二晶体管具有更高的泄漏电流。8. 如权利要求1所述的片上系统，其中所述第一处理器包括第一晶体管，所述第二处理器包括第二晶体管，并且所述第二晶体管比所述第一晶 体管具有更大的尺寸。9. 如权利要求1所述的片上系统，其中所述片上系统在所述第一处理 器处于活动状态时处于高功率模式，在所述第一处理器处于不活动状态时 处于低功率模式。10. 如权利要求1所述的片上系统，其...
【专利技术属性】
技术研发人员：塞哈特苏塔迪嘉，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：BB[巴巴多斯]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。