一种分线电路及一种分线器制造技术

本实用新型专利技术用于USB端口转换技术领域，提供一种分线电路及一种分线器，一种分线电路包括：USB分线模块、存储模块、USB底座模块，所述USB分线模块与所述存储模块连接，所述存储模块用于存储所述USB分线模块的软件数据；所述USB分线模块与所述USB底座模块连接，用于为所述USB分线模块提供差分信号，其中，所述USB分线模块包括芯片U2，所述芯片U2包括分线输入端、第一组分线输出端与第二组分线输出端，所述分线输入端连接到所述USB底座模块的差分信号输出端获取差分信号，所述第一组分线输出端与所述第二组分线输出端用于与外部接线端口连接输出差分信号。本实用新型专利技术可以将一路USB输入转换为四路USB输出，增加USB的输出端口。增加USB的输出端口。增加USB的输出端口。

【技术实现步骤摘要】
一种分线电路及一种分线器


[0001]本技术属于USB端口转换
，尤其涉及一种分线电路及一种分线器。

技术介绍

[0002]随着通信技术的发展及通信市场的日益壮大，目前绝大多数人都拥有并使用移动电子设备。但通常在一些移动或者固定的电子设备、充电器等上，都只能提供一个可用的USB数据端口以供用户使用，当同时存在多个用户需要使用USB数据端口的情况下，便无法满足用户需求。可见，现有技术中，在同一个设备上存在USB输出端口少的问题。

技术实现思路

[0003]本技术实施例提供一种分线电路，可以将一路USB输入转换为四路USB输出，增加USB的输出端口，满足多个用户同时对USB端口的需求。
[0004]本技术实施例提供一种分线电路，包括：USB分线模块、存储模块、USB底座模块，所述USB分线模块与所述存储模块连接，所述存储模块用于存储所述USB分线模块的软件数据；
[0005]所述USB分线模块与所述USB底座模块连接，用于为所述USB分线模块提供差分信号，其中，
[0006]所述USB分线模块包括芯片U2，所述芯片U2包括分线输入端、第一组分线输出端与第二组分线输出端，所述分线输入端连接到所述USB底座模块的差分信号输出端获取差分信号，所述第一组分线输出端与所述第二组分线输出端用于与外部接线端口连接输出差分信号。
[0007]更进一步地，所述USB分线模块还包括与所述芯片U2连接的晶振单元，所述晶振单元包括晶振、第一晶振电容与第二晶振电容，所述第一晶振电容一端连接所述晶振的第三脚与所述芯片U2的晶振输出端，另一端接地，所述第二晶振电容一端连接所述晶振的第一脚与所述芯片U2的晶振输入端，另一端接地，且所述晶振的第二脚与第四脚同时接地。
[0008]更进一步地，所述USB分线模块还包括参数调制单元，参数调制单元包括第一参数电阻与第二参数电阻，所述第一参数电阻与所述第二参数电阻连接在所述分线输入端与所述第一组分线输出端，用于定义所述USB分线模块的工作参数。
[0009]更进一步地，所述存储模块包括芯片U3与USB输出电压滤波单元，所述USB输出电压滤波单元与所述芯片U3的USB输出电压端连接，所述USB输出电压输出到所述USB底座模块提供工作电压。
[0010]本技术还提供一种分线器，包括上述任一项实施例中所述的分线电路。
[0011]本技术所达到的有益效果：USB分线模块、存储模块、USB底座模块，所述USB分线模块与所述存储模块连接，所述存储模块用于存储所述USB分线模块的软件数据；所述USB分线模块与所述USB底座模块连接，用于为所述USB分线模块提供差分信号，所述USB分线模块包括芯片U2，所述芯片U2包括分线输入端、第一组分线输出端与第二组分线输出端，
所述分线输入端连接到所述USB底座模块的差分信号输出端获取差分信号，所述第一组分线输出端与所述第二组分线输出端用于与外部接线端口连接输出差分信号。通过上述的USB分线模块，从分线输入端与USB底座模块连接后，给USB分线模块提供了差分信号，通过USB分线模块的两组输出端(第一组分线输出端与第二组分线输出端，包括四路输出)便可以向外部连接的设备提供差分信号，并将USB分线模块的软件数据存储在存储模块中，以提供一对多的信号输出端，满足多个用户同时对USB端口的需求。
附图说明
[0012]图1是本技术实施例提供的一种分线电路的模块结构图；
[0013]图2为本技术实施例提供的USB分线模块1的具体电路图；
[0014]图3为本技术实施例提供的USB底座模块3的具体电路图；
[0015]图4为本技术实施例提供的参数调制单元的具体电路图；
[0016]图5为本技术实施例提供的存储模块的具体电路图。
[0017]其中，1、USB分线模块，2、存储模块，3、USB底座模块。
具体实施方式
[0018]为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0019]本技术包括USB分线模块、存储模块、USB底座模块，所述USB分线模块与所述存储模块连接，所述存储模块用于存储所述USB分线模块的软件数据；所述USB分线模块与所述USB底座模块连接，用于为所述USB分线模块提供差分信号，所述USB分线模块包括芯片U2，所述芯片U2包括分线输入端、第一组分线输出端与第二组分线输出端，所述分线输入端连接到所述USB底座模块的差分信号输出端获取差分信号，所述第一组分线输出端与所述第二组分线输出端用于与外部接线端口连接输出差分信号。通过上述的USB分线模块，从分线输入端与USB底座模块连接后，给USB分线模块提供了差分信号，通过USB分线模块的两组输出端(第一组分线输出端与第二组分线输出端，包括四路输出)便可以向外部连接的设备提供差分信号，并将USB分线模块的软件数据存储在存储模块中，以提供一对多的信号输出端，满足多个用户同时对USB端口的需求。
[0020]实施例一
[0021]如图1所示，图1是本技术实施例提供的一种分线电路的模块结构图。一种分线电路包括USB分线模块1、存储模块2、USB底座模块3，USB分线模块1与存储模块2连接，存储模块2用于存储USB分线模块1的软件数据；
[0022]USB分线模块1与USB底座模块3连接，用于为USB分线模块1提供差分信号，其中，
[0023]USB分线模块1包括芯片U2，芯片U2包括分线输入端、第一组分线输出端与第二组分线输出端，分线输入端连接到USB底座模块3的差分信号输出端获取差分信号，第一组分线输出端与第二组分线输出端用于与外部接线端口连接输出差分信号。
[0024]其中，上述的USB分线模块1可以用于将一路输出信号转换为多路输出信号。USB分线模块1与USB底座模块3连接，USB底座上电后，可以为USB分线模块1输入差分信号，并且
USB分线模块1的工作流程的编码数据(软件数据)可以存储在存储模块2中。
[0025]在本实施例中，USB分线模块1可以将1路USB2.0转换为4路USB2.0，也即是上述的分线输入端作为1路USB2.0的输入端输入USB底座模块3输入的差分信号。上述的第一组分线输出端包括2路USB2.0输出端，第二组分线输出端也包括2路USB2.0输出端，以向外部连接的设备提供4个USB2.0输出差分信号。
[0026]具体的，参考图2所示，图2为本技术实施例提供的USB分线模块1的具体电路图。芯片U2型号可以是FE4
‑1‑
QFN20，常用于分线器中。芯片U2可以通过外部的提供多个VDD 3.3V输入电源与VDD 5V输入电源。VDD3.3V输入电源与芯片U2的PWUAJ引脚连接端，在中间串联一个电阻R18进行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分线电路，其特征在于，包括：USB分线模块、存储模块、USB底座模块，所述USB分线模块与所述存储模块连接，所述存储模块用于存储所述USB分线模块的软件数据；所述USB分线模块与所述USB底座模块连接，用于为所述USB分线模块提供差分信号，其中，所述USB分线模块包括芯片U2，所述芯片U2包括分线输入端、第一组分线输出端与第二组分线输出端，所述分线输入端连接到所述USB底座模块的差分信号输出端获取差分信号，所述第一组分线输出端与所述第二组分线输出端用于与外部接线端口连接输出差分信号。2.如权利要求1所述的分线电路，其特征在于，所述USB分线模块还包括与所述芯片U2连接的晶振单元，所述晶振单元包括晶振、第一晶振电容与第二晶振电容，所述第一晶振电容一端连接所述晶振的第三脚与所述芯片U2的晶振...

【专利技术属性】
技术研发人员：杨得亮，
申请(专利权)人：深圳市联戎科技有限公司，
类型：新型
国别省市：