本发明专利技术涉及一种基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，包含：S1、DSP与FPGA利用单脉冲信号，进行参差重频处理，求解高速运动目标速度模糊，得到目标真实速度；S2、DSP计算需补偿的多普勒频率；S3、DSP实时计算相位增量；S4、通过DSP的外部存储器接口，将更新的相位增量传输至FPGA的内部RAM；S5、FPGA根据本帧信号处理完成标志读取更新的相位增量；S6、调用FPGA内的DDS IP核，合成所需频率的信号；S7、FPGA将多普勒补偿后的回波信号与DDS IP核生成的信号混频，并进行滤波处理，获得数字下变频和多普勒补偿后的低频基带信号。本发明专利技术计算量小，设备易于实现，具有很强的实时性且易于维护和扩展。的实时性且易于维护和扩展。的实时性且易于维护和扩展。
【技术实现步骤摘要】
基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法
[0001]本专利技术涉及一种数字下变频与多普勒补偿方法，具体是指一种利用DSP和FPGA协同处理，实现可调相位增量的数字下变频与多普勒补偿方法，可应用于航天领域的雷达信号处理领域。
技术介绍
[0002]作为中频信号处理的关键技术，数字下变频可在保留原始信号的特性的前提下，降低采样信号的速率。为解决雷达分辨率与作用距离之间的矛盾，中频信号经数字下变频后需要进行脉冲压缩处理。二相编码信号具有良好的自相关特性，但是对运动目标的多普勒频率较为敏感。目标运动速度较大时，脉冲压缩效果急剧恶化，因此有效补偿多普勒频移对二相编码雷达信号处理具有重要意义。随着中频信号处理技术的发展以及可编程硬件FPGA性能的提高，对数字下变频和多普勒补偿快速实现的需求日益迫切。
[0003]数字下变频和多普勒补偿处理的输入为速率较高的中频信号，且输入的数据量较大，其实现一般依托于FPGA芯片。近些年，随着信号处理技术的发展，相关学者提出了很多数字下变频和多普勒补偿的方法。
[0004]专利《FPGA中实现超高速数字正交下变频及抽取滤波的方法与系统》(专利申请号：201610227770.9；专利公开号：CN105915241A)中，对两组ADC(模/数转换)数据信号和一组ADC时钟信号进行跨时域同步化处理，两组同步化后的ADC数据信号分别通过四个乘法器与本地数控振荡器输出的四路数字本振信号分别相乘，完成数字域的频率搬移功能。
[0005]专利《基于相同FPGA乘法器资源实现的任意抽取数字下变频方法》(专利申请号：CN201210590839.6；专利公开号：CN103078592A)中，利用移位寄存器改变数据顺序，将两路一倍数据率的数据变换成一路两倍数据率的数据，按照系数对称的原则进行预加处理，在不同抽取率条件下复用乘法器，实现任意抽取数字下变频。
[0006]专利《矢量信号分析中高速并行下变频FPGA数据处理系统及方法》(专利申请号：CN201810574092.2；专利公开号：CN108762154A)中，借助模拟前端设备将输入的中频信号进行多路并行数据采集，通过FPGA接收并行数据，采用多路并行交叉混频方法完成多路高速并行信号的下变频。
[0007]文献《数字下变频DDC的设计与FPGA实现》(刊载于“中国集成电路”，No.1，2017)中，详细介绍了数字下变频的各种滤波器设计，包括CIC滤波器、HB滤波器、FIR滤波器，并编写verilog HDL程序实现各个模块。
[0008]文献《数字下变频与脉冲压缩系统的设计与实现》(刊载于“雷达科学与技术”，No.2，2010)中，在单片FPGA上实现了对实际采集的中频Chirp信号进行8K点或2K点可变点数的数字下变频与脉冲压缩处理。
[0009]文献《二相编码信号的多普勒特性及其补偿算法研究》(刊载于“电子科技”，No.9，2013)中，提出基于MTD的二相编码多普勒补偿方法，对相同距离单元的数据做DFT，然后在
频域各多普勒通道内对信号进行相应的相位补偿，然后对各个脉冲做脉压求模运算。
[0010]由上述专利和文献可知，从中频信号到频率变化的低频信号的转换，目前尚无适用的数字下变频方法。而现有的多普勒补偿方法都需对复数矩阵内的各个数据进行修正，运算量较大。
[0011]基于上述，本专利技术提出一种基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，通过DSP与FPGA协同处理，同时实现可调增量的数字下变频与多普勒补偿，具有很强的实时性且系统易于维护和扩展。
技术实现思路
[0012]本专利技术的目的是提供一种基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，计算量小，设备易于实现，具有很强的实时性且易于维护和扩展。
[0013]为实现上述目的，本专利技术提供一种基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，包含以下步骤：
[0014]S1、DSP与FPGA利用单脉冲信号，进行参差重频处理，求解高速运动目标速度模糊，得到目标真实速度；
[0015]S2、DSP根据目标真实速度，计算需补偿的多普勒频率，对雷达发射后经目标反射的回波信号进行多普勒补偿；
[0016]S3、DSP实时计算相位增量；
[0017]S4、通过DSP的外部存储器接口，将S3中更新的相位增量传输至FPGA的内部RAM；
[0018]S5、FPGA根据本帧信号处理完成标志，从内部RAM中读取更新的相位增量；
[0019]S6、调用FPGA内的DDS IP核，向DDS IP核输入参考时钟和更新的相位增量，合成所需频率的信号；
[0020]S7、FPGA将多普勒补偿后的回波信号与DDS IP核生成的信号进行混频，将回波信号频谱搬移到低频基带位置，并进行滤波处理；通过DSP与FPGA协同工作，实时获得数字下变频和多普勒补偿后的低频基带信号。
[0021]所述的S2中，根据目标的真实速度，DSP实时计算补偿多普勒频率f
d
，对雷达发射后经目标反射的回波信号进行实时多普勒补偿；具体为：
[0022]f
d
＝2
×
v_real/λ
[0023]其中，v_real为目标的真实速度；λ为回波信号的波长。
[0024]所述的S3中，根据当前需要达到的DDS IP输出信号的输出频率，实时计算对应的频率控制字，即相位增量K；具体为：
[0025][0026]其中，clk为DDS IP的参考时钟频率；N为相位数据位宽；F
out
为当前需要达到的DDS IP输出信号的输出频率。
[0027]所述的S5中，具体包含以下步骤：
[0028]S51、在FPGA内设置本帧信号处理完成标志；
[0029]S52、FPGA判断本帧信号处理是否完成；如是，本帧信号处理完成标志翻转；如否，本帧信号处理完成标志保持不变；
[0030]S53、FPGA根据本帧信号处理完成标志选择相位增量。
[0031]所述的S53中，具体为：当本帧信号处理完成标志翻转时，FPGA从内部RAM中读取更新的相位增量并使用；当本帧信号处理完成标志保持不变时，FPGA继续使用当前相位增量。
[0032]所述的S6中，具体包含以下步骤：
[0033]S61、设置DDS IP核的系统时钟、通道数、无杂散动态范围和频率分辨率的参数；
[0034]S62、向DDS IP核输入参考时钟和更新的相位增量，使DDS IP核以参考时钟作为参考，对相位进行可控间隔采样，合成所需频率的正余弦信号。
[0035]所述的S7中，具体包含以下步骤：
[0036]S71、混频处理：将经过多普勒补偿后的回波信号经ADC离散化采样后得到中频信号；调用乘法器，将中频信号与DDS IP核生成的正余弦信号相乘，将回波信号的频谱搬移至低频本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，其特征在于，包含以下步骤：S1、DSP与FPGA利用单脉冲信号，进行参差重频处理，求解高速运动目标速度模糊，得到目标真实速度；S2、DSP根据目标真实速度，计算需补偿的多普勒频率，对雷达发射后经目标反射的回波信号进行多普勒补偿；S3、DSP实时计算相位增量；S4、通过DSP的外部存储器接口，将S3中更新的相位增量传输至FPGA的内部RAM；S5、FPGA根据本帧信号处理完成标志，从内部RAM中读取更新的相位增量；S6、调用FPGA内的DDS IP核，向DDS IP核输入参考时钟和更新的相位增量，合成所需频率的信号；S7、FPGA将多普勒补偿后的回波信号与DDS IP核生成的信号进行混频，将回波信号频谱搬移到低频基带位置，并进行滤波处理；通过DSP与FPGA协同工作，实时获得数字下变频和多普勒补偿后的低频基带信号。2.如权利要求1所述的基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，其特征在于，所述的S2中，根据目标的真实速度，DSP实时计算补偿多普勒频率f
d
，对雷达发射后经目标反射的回波信号进行实时多普勒补偿；具体为：f
d
＝2
×
v_real/λ其中，v_real为目标的真实速度；λ为回波信号的波长。3.如权利要求2所述的基于DSP和FPGA可调相位增量的数字下变频与多普勒补偿方法，其特征在于，所述的S3中，根据当前需要达到的DDS IP输出信号的输出频率，实时计算对应的频率控制字，即相位增量K；具体为：其中，clk为DDS IP的参考时钟频率；N为相位数据位宽；F
【专利技术属性】
技术研发人员：焦美敬，江利中，王文晴，邹波，于欢，吴雪微，杨明远，顾泽凌，
申请(专利权)人：上海无线电设备研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。