半导体结构和用于形成半导体结构的方法技术

本发明专利技术描述了具有功率分配网络的半导体结构，功率分配网络包括第一导线和第二导线。衬底包括第一表面，第一表面与功率分配网络接触。多个后侧通孔位于衬底中并且电耦合至第一导线。通孔轨道形成在衬底的与第一表面相对的第二表面上。第一层间电介质位于通孔轨道上和衬底上。第二层间电介质位于第一层间电介质上。第三层间电介质位于第二层间电介质上。第一互连层和顶部互连层分别位于第二层间电介质和第三层电介质中。深通孔位于第三层间电介质中并且电耦合至通孔轨道。深通孔还连接至第一互连层和顶部互连层。电源输入/输出层位于第三层间电介质上并且与顶部互连层接触。本发明专利技术的实施例还涉及用于形成半导体结构的方法。明的实施例还涉及用于形成半导体结构的方法。明的实施例还涉及用于形成半导体结构的方法。

【技术实现步骤摘要】
半导体结构和用于形成半导体结构的方法


[0001]本专利技术的实施例涉及半导体器件结构和用于形成半导体结构的方法。

技术介绍

[0002]三维集成电路(“3D IC”)包括半导体器件，该半导体器件具有集成(例如，垂直堆叠并和连接)的两层或多层有源电子组件以形成集成电路。3D IC技术包括管芯上管芯堆叠、晶圆上管芯堆叠和晶圆上晶圆堆叠。与它们的二维对应物相比，具有增大的芯片密度的3D IC系统可以表现出高的IR降(例如，电压降)。3D IC系统中的增大的IR降会导致功耗增大和器件性能退化。

技术实现思路

[0003]本专利技术的实施例提供了一种半导体结构，包括：功率分配网络，包括：第一导线；和第二导线；衬底，包括第一表面，其中，所述第一表面与所述功率分配网络接触；多个后侧通孔，位于所述衬底中并且电耦合至所述第一导线；通孔轨道，形成在所述衬底的第二表面上，其中，所述第二表面位于所述第一表面的相对侧上；第一层间电介质，位于所述通孔轨道上和所述衬底上；第二层间电介质，位于所述第一层间电介质上；第三层间电介质，位于所述第二层间电介质上；第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：功率分配网络，包括：第一导线；和第二导线；衬底，包括第一表面，其中，所述第一表面与所述功率分配网络接触；多个后侧通孔，位于所述衬底中并且电耦合至所述第一导线；通孔轨道，形成在所述衬底的第二表面上，其中，所述第二表面位于所述第一表面的相对侧上；第一层间电介质，位于所述通孔轨道上和所述衬底上；第二层间电介质，位于所述第一层间电介质上；第三层间电介质，位于所述第二层间电介质上；第一互连层，位于所述第二层间电介质中；顶部互连层，位于所述第三层电介质中；多个深通孔，位于所述第三层间电介质中并且电耦合至所述通孔轨道，其中，所述多个深通孔连接至所述第一互连层和所述顶部互连层；以及电源输入/输出层，位于所述第三层间电介质上并且与所述顶部互连层接触。2.根据权利要求1所述的半导体结构，其中，所述第一导线和所述第二导线分别连接至电源电压基准线和接地电压基准线。3.根据权利要求1所述的半导体结构，其中，所述多个后侧通孔与所述第一导线和所述通孔轨道物理接触。4.根据权利要求1所述的半导体结构，其中，所述通孔轨道与所述衬底和所述多个后侧通孔的至少一个后侧通孔物理接触。5.根据权利要求1所述的半导体结构，还包括：多个导电结构，与所述第一互连层和所述通孔轨道接触，其中，所述多个导电结构形成在所述第一层间电介质和所述第二层间电介质中。6.根据权利要求5所述的半导体结构，其中，所述多个导电结构包括分别位于所述第一层间电介质和所述第二层间电介质中的第一通孔和第二通孔。7.根据权利要求6所述的半导体结构，还包括：多个互连结构，位于所述第一互连层和多个半导体器件之间。8.根据权利要求1所述的半导体结构，其中，所述多个深通孔的每个深通孔的高宽比在20和30之间。9.一种半导体结构，包括：功率分配网络，包括：第一导线；和第二导线；衬底，包括第一表面，其中，所述第一表面与所述...

【专利技术属性】
技术研发人员：萧锦涛，庄正吉，吴佳典，曾健庭，彭士玮，林威呈，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：