公开了一种半导体装置，源极/漏极位于基板上。源极/漏极接点位于源极/漏极上。第一通孔位于源极/漏极接点上。第一通孔具有横向凸出的底部，与位于横向凸出的底部上的顶部。与位于横向凸出的底部上的顶部。与位于横向凸出的底部上的顶部。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术实施例关于半导体装置，更特别关于低电阻的源极/漏极通孔。
技术介绍
[0002]半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。尺寸缩小亦增加处理与制造集成电路的复杂度。
[0003]举例来说，随着每一代技术的源极/漏极通孔缩小，可能增加源极/漏极通孔的电阻。电阻增加是不想要的现象，因为会劣化装置效能如速度。虽然形成源极/漏极通孔的现有方法通常适用，但无法符合所有方面的需求。
技术实现思路
[0004]本专利技术一实施例提供的半导体装置包括：源极/漏极，位于基板上；源极/漏极接点，位于源极/漏极上；以及第一通孔，位于源极/漏极接点上，其中第一通孔具有横向凸出的底部，与位于横向凸出的底部上的顶部。
[0005]本专利技术一实施例提供的半导体装置包括：源极/漏极，位于基板上；栅极结构，位于基板上；第一层间介电层，位于栅极结构上；蚀刻停止层，位于第一层间介电层上；第二层间介电层，位于蚀刻停止层上；栅极通孔，位于栅极结构上，其中栅极通孔垂直延伸穿过第一层间介电层、蚀刻停止层、与第二层间介电层；粘着层，位于栅极通孔与第一层间介电层、蚀刻停止层、及第二层间介电层之间；源极/漏极接点，位于源极/漏极上，其中源极/漏极接点垂直延伸穿过第一层间介电层；以及源极/漏极通孔，位于源极/漏极接点上，其中源极/漏极通孔垂直延伸穿过第二层间介电层与蚀刻停止层，且其中源极/漏极通孔的侧壁直接物理接触蚀刻停止层与第二层间介电层的侧壁。
[0006]本专利技术又一实施例提供的半导体装置的形成方法包括：形成源极/漏极与栅极结构于基板上；形成第一层间介电层于源极/漏极与栅极结构上；形成源极/漏极接点于源极/漏极上，其中源极/漏极接点垂直延伸穿过第一层间介电层；形成蚀刻停止层于第一层间介电层上；形成第二层间介电层于蚀刻停止层上；蚀刻第二层间介电层与蚀刻停止层，以形成第一通孔洞露出源极/漏极接点；形成源极/漏极通孔于第一通孔洞中，其中源极/漏极通孔直接物理接触源极/漏极接点、蚀刻停止层、与第二层间介电层；在形成源极/漏极通孔之后，蚀刻第二层间介电层、蚀刻停止层、与第一层间介电层，以形成第二通孔洞露出栅极结构；以及形成栅极通孔于第二通孔洞中。
附图说明
[0007]图1A是本专利技术多种实施例中，集成电路装置的透视图。
[0008]图1B是本专利技术多种实施例中，集成电路装置的平面上视图。
[0009]图2至图14是本专利技术多种实施例中，集成电路装置在制作的多种阶段中的剖视图。
[0010]图15是本专利技术多种实施例中，集成电路装置于一制作阶段的上视图。
[0011]图16是本专利技术多种实施例中，集成电路装置于一制作阶段的剖视图。
[0012]图17是本专利技术多种实施例中，制作半导体装置的方法的流程图。
[0013]附图标记说明：
[0014]AA
’
：剖线
[0015]90：集成电路装置
[0016]110：基板
[0017]120：鳍状结构
[0018]122：源极/漏极结构
[0019]130：隔离结构
[0020]140：栅极结构
[0021]230：栅极间隔物
[0022]300：多层内连线结构
[0023]310,410：层间介电层
[0024]320：接点沟槽
[0025]330：金属硅化物
[0026]350：源极/漏极接点
[0027]370：阻障层
[0028]390：蚀刻停止层
[0029]430,480,570：蚀刻工艺
[0030]450,580：通孔洞
[0031]450A,550A：顶部
[0032]450B,550B：底部
[0033]500,510,510B,520,670,680：尺寸
[0034]540：选择性金属成长工艺
[0035]550：源极/漏极通孔
[0036]560,560B,610,700,710,720：距离
[0037]590,620：沉积工艺
[0038]600：粘着层
[0039]630：导电层
[0040]650：平坦化工艺
[0041]900：方法
[0042]910,920,930,940,950,960,970,980,990：步骤
具体实施方式
[0043]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例是用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件
上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0044]此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。
[0045]本专利技术实施例一般关于半导体装置，更特别关于场效晶体管如平面场效晶体管或三维鳍状场效晶体管。本专利技术一实施例关于形成低电阻的源极/漏极通孔，作为制作半导体装置的一部分。举例来说，形成源极/漏极通孔的现有方法需要先形成粘着层于源极/漏极通孔洞中，接着形成源极/漏极通孔于粘着层上以填入通孔洞。这是因为若源极/漏极通孔直接沉积于通孔洞而不采用粘着层的话，源极/漏极通孔对形成其上的周围材料(如介电材料)的粘着力不强。缺乏粘着力会造成后续进行研磨工艺时，源极/漏极通孔可能剥落。虽然粘着层的存在可减少源极/漏极通孔剥落的问题，但实质上增加源极/漏极通孔的整体电阻，因为粘着层的电阻高于源极/漏极通孔材料的电阻。高电阻是不想要的现象，因其负面地影响装置效能如速度。
[0046]为了克服上述问题，本专利技术实施例形成源极/漏极通孔的方法不采用粘着层。举例来说，可采用选择性金属成长技术直接形成源极/漏极通孔于源极/漏极接点上，其可让源极/漏极通孔与源极/漏极接点具有良好的粘着性。源极/漏极通孔亦具有横向凸出的底部，其可提供多种优点如降低电阻、避免研磨料造成腐蚀、或其他优点，如下详述。
[0047]图1A及图1B分别显示集成电路装置90的一部分的三维透视图与上视图。集成电路装置90可为处理集本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：一源极/漏极，位于一基板上；一源极/漏极接点，位于该源极/漏极上；以及一第一通孔，...
【专利技术属性】
技术研发人员：黄柏瑜，林诗哲，王朝勋，赵高毅，王美匀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。