一种屏蔽栅功率器件及其制备方法技术

本申请属于半导体器件技术领域，提供了一种屏蔽栅功率器件及其制备方法，通过在外延层中的深槽内形成不同高度的第一源极多晶硅和第二源极多晶硅，并在第一源极多晶硅上形成第一绝缘介质层，在第一绝缘介质层两侧形成栅极多晶硅，从而减小栅极多晶硅与源极多晶硅的交叠面积，降低屏蔽栅器件的栅极与源极间的电容，解决了现有的屏蔽栅功率器件存在的开关损耗较高、器件开关速度低等问题。器件开关速度低等问题。器件开关速度低等问题。

【技术实现步骤摘要】
一种屏蔽栅功率器件及其制备方法


[0001]本申请涉及半导体器件
，尤其涉及一种屏蔽栅功率器件及其制备方法。

技术介绍

[0002]目前，功率金属-氧化物半导体场效应晶体管(MOSFET)最主要的研究方向就是不断降低功耗，包括导通损耗和开关损耗。例如，在对屏蔽栅功率器件的不断研究中，功率沟槽MOSFET器件的特性不断接近硅材料的一维极限(用于表述器件漂移区特征导通电阻和关断时击穿电压的理论关系)。
[0003]然而，现有的屏蔽栅功率器件存在开关损耗较高、器件开关速度低等问题。

技术实现思路

[0004]本申请的目的在于提供一种屏蔽栅功率器件及其制造方法，旨在解决现有的屏蔽栅功率器件存在的开关损耗较高、器件开关速度低等问题。
[0005]本申请实施例提供了一种屏蔽栅功率器件，包括：
[0006]具有第一导电类型的衬底层；
[0007]设于所述衬底层第一表面，且具有第一导电类型的外延层；
[0008]设于所述衬底层与所述第一表面相对的第二表面的漏极金属层；
[0009]设于所述外延层的深槽；
[0010]设于所述深槽内的第一源极多晶硅和第二源极多晶硅，所述第一源极多晶硅与所述第二源极多晶硅接触，且所述第一源极多晶硅在所述深槽深度方向上的厚度小于所述第二源极多晶硅在所述深槽深度方向上的厚度；
[0011]设于所述第一源极多晶硅与所述外延层之间，以及所述第二源极多晶硅与所述外延层之间的氧化硅层；
[0012]设于所述第一源极多晶硅之上、位于所述深槽开口的第一绝缘介质层；
[0013]设于所述第一绝缘介质层两侧的栅极多晶硅；
[0014]设于所述栅极多晶硅与所述外延层之间的栅极氧化层；
[0015]设于所述外延层中的第二导电类型阱区和第一导电类型重掺杂区，所述第一导电类型重掺杂区设于所述第二导电类型阱区之上；
[0016]设于所述第一导电类型重掺杂区以及所述深槽之上的第二绝缘介质层，所述第二绝缘介质层设有源极通孔和栅极通孔；
[0017]设于所述第二绝缘介质层之上的源极金属层，所述源极金属层通过所述源极通孔与所述第一导电类型重掺杂区和所述第二导电类型阱区接触；以及
[0018]设于所述第二绝缘介质层之上的栅极金属层，所述栅极金属层通过所述栅极通孔与所述栅极多晶硅接触，所述源极金属层与所述栅极金属层隔离。
[0019]可选的，所述第一源极多晶硅与所述第一绝缘介质层之间还设有第一氧化绝缘层。
[0020]可选的，所述第一氧化绝缘层为氧化硅。
[0021]可选的，所述第一绝缘介质层为氮化硅或者氮氧化硅。
[0022]可选的，所述栅极多晶硅的深度小于或者等于所述第一绝缘介质层的深度。
[0023]本申请实施例还提供了一种屏蔽栅功率器件的制备方法，所述制备方法包括：
[0024]步骤a：在具有第一导电类型的衬底层的第一表面形成具有第一导电类型的外延层，并在第一掩模层的掩蔽下对所述外延层进行刻蚀处理，以形成深槽；
[0025]步骤b：去除第一掩模层，在所述深槽内淀积氧化硅层；
[0026]步骤c：在所述深槽内淀积源极多晶硅，并对所述源极多晶硅进行部分刻蚀；
[0027]步骤d：在第二掩模层的掩蔽下对所述源极多晶硅进行刻蚀，以使所述源极多晶硅存在高低落差，形成第一源极多晶硅和第二源极多晶硅，其中，所述第一源极多晶硅的高度小于所述第二源极多晶硅；
[0028]步骤e：淀积第一绝缘介质材料，并对所述外延层上的所述第一绝缘介质材料和所述氧化硅层进行刻蚀，以在所述第一源极多晶硅上形成第一绝缘介质层；
[0029]步骤f：在第三掩模层的掩蔽下对所述氧化硅层进行刻蚀，以在所述第一绝缘介质层与所述外延层之间形成栅极沟槽；
[0030]步骤g：通过氧化处理在所述栅极沟槽的内侧形成栅极氧化层；
[0031]步骤h：在所述栅极沟槽内填充多晶硅形成栅极多晶硅，并对所述栅极多晶硅进行刻蚀处理去除外延层上多余的多晶硅；
[0032]步骤i：在第四掩模层的掩蔽下向所述外延层中注入第二导电类型杂质离子，以在所述外延层中形成多个第二导电类型阱区；
[0033]步骤j：在所述第二导电类型阱区中注入第一导电类型杂质离子，以形成第一导电类型重掺杂区；
[0034]步骤k：在所述第一导电类型重掺杂区以及所述深槽上形成第二绝缘介质层；
[0035]步骤l：在所述第二绝缘介质层上开设源极通孔和栅极通孔，并在所述第二绝缘介质层上形成源极金属层和栅极金属层，所述源极金属层通过所述源极通孔与所述第一导电类型重掺杂区和所述第二导电类型阱区接触，所述栅极金属层通过所述栅极通孔与所述栅极多晶硅接触，所述源极金属层与所述栅极金属层隔离。
[0036]可选的，所述步骤d之后还包括步骤d1：对所述源极多晶硅进行氧化处理，以在所述第一源极多晶硅与所述第一绝缘介质层之间形成第一氧化绝缘层。
[0037]可选的，所述步骤h之后还包括步骤h1：对所述栅极多晶硅进行氧化处理，以在所述栅极多晶硅与所述第二绝缘介质层之间形成第二氧化绝缘层。
[0038]可选的，所述步骤e中淀积的第一绝缘介质材料为氮化硅或者氮氧化硅。
[0039]可选的，所述步骤f中的栅极沟槽的深度小于或者等于所述第一绝缘介质层的深度。
[0040]本申请提供的屏蔽栅功率器件及其制备方法中，通过在外延层中的深槽内形成不同高度的第一源极多晶硅和第二源极多晶硅，并在第一源极多晶硅上形成第一绝缘介质层，在第一绝缘介质层两侧形成栅极多晶硅，从而减小栅极多晶硅与源极多晶硅的交叠面积，降低屏蔽栅器件的栅极与源极间的电容，解决了现有的屏蔽栅功率器件存在的开关损耗较高、器件开关速度低等问题。
附图说明
[0041]图1为本申请的第一实施例提供的屏蔽栅功率器件的剖面示意图；
[0042]图2为本申请的第二实施例提供的屏蔽栅功率器件的剖面示意图；
[0043]图3为本申请一实施例提供的形成深槽21后的剖面示意图；
[0044]图4为本申请一实施例提供的在深槽21内形成氧化硅层50后的剖面示意图；
[0045]图5为本申请一实施例提供的在深槽21内淀积多晶硅的剖面示意图；
[0046]图6为本申请一实施例提供的去除器件表面源极多晶硅40的剖面示意图；
[0047]图7为本申请一实施例提供的源极多晶硅40进行刻蚀后的剖面示意图；
[0048]图8为本申请一实施例提供的形成第一氧化绝缘层61后的剖面示意图；
[0049]图9为本申请一实施例提供的形成第一绝缘介质层60后的剖面示意图；
[0050]图10为本申请一实施例提供的去除器件表面的第一绝缘介质材料后的剖面示意图；
[0051]图11为本申请一实施例提供的形成栅极沟槽后的剖面示意图；
[0052]图12为本申请一实施例提供的形成栅极氧化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅功率器件，其特征在于，包括：具有第一导电类型的衬底层；设于所述衬底层第一表面，且具有第一导电类型的外延层；设于所述衬底层与所述第一表面相对的第二表面的漏极金属层；设于所述外延层的深槽；设于所述深槽内的第一源极多晶硅和第二源极多晶硅，所述第一源极多晶硅与所述第二源极多晶硅接触，且所述第一源极多晶硅在所述深槽深度方向上的厚度小于所述第二源极多晶硅在所述深槽深度方向上的厚度；设于所述第一源极多晶硅与所述外延层之间，以及所述第二源极多晶硅与所述外延层之间的氧化硅层；设于所述第一源极多晶硅之上、位于所述深槽开口的第一绝缘介质层；设于所述第一绝缘介质层两侧的栅极多晶硅；设于所述栅极多晶硅与所述外延层之间的栅极氧化层；设于所述外延层中的第二导电类型阱区和第一导电类型重掺杂区，所述第一导电类型重掺杂区设于所述第二导电类型阱区之上；设于所述第一导电类型重掺杂区以及所述深槽之上的第二绝缘介质层，所述第二绝缘介质层设有源极通孔和栅极通孔；设于所述第二绝缘介质层之上的源极金属层，所述源极金属层通过所述源极通孔与所述第一导电类型重掺杂区和所述第二导电类型阱区接触；以及设于所述第二绝缘介质层之上的栅极金属层，所述栅极金属层通过所述栅极通孔与所述栅极多晶硅接触，所述源极金属层与所述栅极金属层隔离。2.如权利要求1所述的屏蔽栅功率器件，其特征在于，所述第一源极多晶硅与所述第一绝缘介质层之间还设有第一氧化绝缘层。3.如权利要求2所述的屏蔽栅功率器件，其特征在于，所述第一氧化绝缘层为氧化硅。4.如权利要求1所述的屏蔽栅功率器件，其特征在于，所述第一绝缘介质层为氮化硅或者氮氧化硅。5.如权利要求1所述的屏蔽栅功率器件，其特征在于，所述栅极多晶硅的深度小于或者等于所述第一绝缘介质层的深度。6.一种屏蔽栅功率器件的制备方法，其特征在于，所述制备方法包括：步骤a：在具有第一导电类型的衬底层的第一表面形成具有第一导电类型的外延层，并在第一掩模层的掩蔽下对所述外延层进行刻蚀处理，以形成深槽；步骤b：去除第一掩模层，在所述深槽内淀积氧化硅层；步骤c：在所述...

【专利技术属性】
技术研发人员：王宇澄，张子敏，
申请(专利权)人：无锡先瞳半导体科技有限公司，
类型：发明
国别省市：