三维存储器的制造方法及三维存储器技术

本发明专利技术提供一种三维存储器的制造方法及三维存储器，在本发明专利技术所提供的三维存储器的制造方法中，在衬底的堆栈平面内，多个伪沟道孔与多个接触孔分别呈阵列分布，且一个接触孔的周围设有多个伪沟道孔，伪沟道孔与接触孔在第一方向上相互错开，且伪沟道孔与接触孔在第二方向上相互错开，即使伪沟道孔和后续形成的接触孔之间存在第一方向或第二方向的套刻偏移，也不会存在重叠合并的风险，不影响三维存储器的结构布局设计，增强了三维存储器的结构稳定性和电学性能；伪沟道孔统一设计为方向一致的长条状，降低了其刻蚀工艺难度和后续形成的栅线分隔槽的刻蚀工艺难度。线分隔槽的刻蚀工艺难度。线分隔槽的刻蚀工艺难度。

【技术实现步骤摘要】
三维存储器的制造方法及三维存储器


[0001]本专利技术涉及半导体制造
，特别是涉及一种三维存储器的制造方法及三维存储器。

技术介绍

[0002]三维存储器是一种堆栈数据单元的技术，目前已可实现32层及以上数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。
[0003]在目前的三维存储器的制造过程中，随着存储层数的不断增加，核心区的沟道结构和台阶区的伪沟道结构分版已经成为主流趋势，台阶区的伪沟道结构多利用氧化硅填充，由于采用了氧化硅作为伪沟道结构的填充物，与传统的ONOP填充的伪沟道结构相比，其支撑作用会相对较弱，在经过底部选择栅的氧化物填充以及栅极层的替换填充之后，伪沟道结构会有偏移形变，此时伪沟道结构与后续的接触孔在X方向上的套刻偏移会比较大，为避免其带来的影响，需要根据伪沟道结构与后续的接触孔在X方向上的套刻偏移量进行伪沟道结构的掩膜校正，学习处理周期较长，进而影响三维存储器的生产制造效率。
[0004]因此，如何避免伪沟道结构与后续的接触孔之间的套刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制造方法，其特征在于，包括：提供衬底，在所述衬底中定义核心区及与所述核心区相邻的台阶区；在所述衬底上形成堆栈结构，所述堆栈结构包括层叠交替设置的第一介电层和伪栅极层；形成垂直贯穿所述台阶区上的所述堆栈结构的伪沟道孔；填充所述伪沟道孔，形成伪沟道结构；将所述伪栅极层替换为栅极层；在所述台阶区中形成接触孔；填充所述接触孔，形成导电插塞；其中，在所述衬底的堆栈平面内，多个所述伪沟道孔呈阵列分布，且在光刻修正之前，每个所述伪沟道孔在第一方向上延伸呈长条状设置。2.根据权利要求1所述的三维存储器的制造方法，其特征在于，在所述衬底的堆栈平面内，多个所述接触孔呈阵列分布，且一个所述接触孔的周围设有多个所述伪沟道孔，所述伪沟道孔与所述接触孔在所述第一方向及第二方向上均相互错开，所述第二方向垂直于所述第一方向。3.根据权利要求1或2所述的三维存储器的制造方法，其特征在于，在光刻修正之后，所述伪沟道孔在所述衬底上的垂直投影形状呈椭圆形，且所述椭圆形的长轴沿所述第一方向，所述接触孔在所述衬底上的垂直投影形状呈圆形。4.根据权利要求3所述的三维存储器的制造方法，其特征在于，沿着所述台阶区指向所述核心区的方向，所述伪沟道孔的密度逐渐增大。5.根据权利要求4所述的三维存储器的制造方法，其特征在于，在形成所述堆栈结构之后，在替换形成所述栅极层之前，所述三维存储器的制造方法还包括：形成垂直贯穿所述核心区的沟道孔；填充所述沟道孔，形成导电沟道结构，所述导电沟道结构包括导电沟道层。6.根据权利要求5所述的三维存储器的制造方法，其特征在于，在形成所述堆栈结构之后，在替换形成所述栅极层之前，所述三维存储器的制造方法还包括：在所述台阶区中形成台阶结构，所述台阶结构包括多级台阶，每级所述台阶暴露出一层所述第一介电层和一层所述伪栅极层。7.根据权利要求6所述的三维存储器的制造方法，其特征在于，将所述伪栅极层替换为所述栅极层的步骤包括：形成第二介电层，所述第二介电层至少覆盖所述台阶结构；形成垂直贯穿所述堆栈结构和所述第二介电层的栅线分隔槽，所述栅线分隔槽沿着所述第一方向在所述核心区和所述台阶区内断续分布，且多个所述栅线分隔槽在所述第二方向上间隔排列；沿着所述栅线分隔槽，刻蚀去除所述伪栅极层；沿着所述栅线分隔槽，在所述伪栅极层的位置上形成栅极层。8.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述衬底包括沿着远离所述堆栈结构到靠近所述堆栈结构方向上依次层叠设置的基础衬底、第一半导体层、第二半导体层和...

【专利技术属性】
技术研发人员：张强威，许宗珂，袁彬，王同，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：