堆叠芯片的气隙热量绝缘体制造技术

本申请案涉及堆叠芯片的气隙热量绝缘体。图像传感器包含堆叠在逻辑裸片上的像素裸片。所述逻辑裸片包含：至少一个功能逻辑元件，其安置在所述逻辑裸片的接合侧上；及浮凸逻辑氧化物特征的逻辑氧化物阵列，其也安置在所述接合侧上。所述像素裸片包含：像素阵列，其安置在所述像素裸片的光接收侧上；及浮凸像素氧化物特征的像素氧化物阵列，其安置在所述像素裸片的接合侧上。多个外接合件安置在所述逻辑裸片的外区与所述像素裸片的外区之间。多个内接合件在所述图像传感器的内区处形成在所述像素氧化物阵列与所述逻辑氧化物阵列之间，所述内接合件被在所述逻辑裸片与所述像素裸片之间延伸的多个流体连接气隙间隔开。延伸的多个流体连接气隙间隔开。延伸的多个流体连接气隙间隔开。

【技术实现步骤摘要】
堆叠芯片的气隙热量绝缘体


[0001]本专利技术大体来说涉及图像传感器，且确切来说但不仅仅涉及图像传感器堆叠芯片组。

技术介绍

[0002]图像传感器已变得无所不在。其广泛地用于数字静态相机、蜂窝式电话、安全摄像机以及医学、汽车及其它应用中。用于制造图像感测器的技术不断快速地进展。举例来说，对较高分辨率及较低功耗的需求已促进这些装置进一步小型化及集成。
[0003]CMOS图像传感器(CIS)可利用具有放置在彼此顶部上的多个芯片的堆叠架构。此种堆叠架构有利于缩小CIS的大小且可缩短一些电路连接的长度。举例来说，CIS可包含与逻辑芯片堆叠在一起的像素芯片。像素芯片可经配置以在像素阵列上接收光，光在像素中产生电荷。逻辑芯片可包含读出电路系统、模/数转换电路系统及额外逻辑电路系统。
[0004]在具有堆叠架构的CIS中，逻辑芯片的功能组件可产生大量的热量负荷。从逻辑芯片产生的热量将耗散到附近的堆叠像素芯片，此可导致局部暗电流(DC)增大且导致暗图像不均匀性(DINU)
–
在像素未接收到有效的光强度但却产生电荷时常见的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器，其包括：逻辑裸片，其具有：功能逻辑元件，其安置在所述逻辑裸片的接合侧上；及浮凸逻辑氧化物特征的逻辑氧化物阵列，其安置在所述逻辑裸片的所述接合侧上；像素裸片，其堆叠在所述逻辑裸片的顶部上，所述像素裸片具有：像素阵列，其安置在所述像素裸片的光接收侧上；及浮凸像素氧化物特征的像素氧化物阵列，其安置在所述像素裸片的接合侧上；多个外接合件，其安置在所述逻辑裸片的外区与所述像素裸片的外区之间；以及多个内接合件，其在所述图像传感器的内区处形成在所述像素氧化物阵列与所述逻辑氧化物阵列之间，所述内接合件被在所述逻辑裸片与所述像素裸片之间延伸的多个流体连接气隙间隔开。2.根据权利要求1所述的图像传感器，其中所述浮凸逻辑氧化物特征形成逻辑氧化物栅格，且所述浮凸像素氧化物特征形成像素氧化物栅格，所述像素氧化物栅格与所述逻辑氧化物栅格重叠达内接合件重叠量。3.根据权利要求1所述的图像传感器，其中所述浮凸逻辑氧化物特征从所述浮凸像素氧化物特征偏移以减小内接合件重叠量。4.根据权利要求2所述的图像传感器，其中每一浮凸像素氧化物特征及每一浮凸逻辑氧化物特征具有介于约2μm到约5μm之间的宽度W。5.根据权利要求2所述的图像传感器，其中邻近的浮凸像素氧化物特征间隔开达约10μm到约50μm的间距P，且从所述浮凸逻辑氧化物特征偏移。6.根据权利要求5所述的图像传感器，其中所述浮凸像素氧化物特征相对于所述浮凸逻辑氧化物特征偏移达约15度到约75度的偏移角α。7.根据权利要求6所述的图像传感器，其中所述浮凸像素氧化物特征相对于所述浮凸逻辑氧化物特征偏移达是所述间距P的约25％到所述间距P的约75％的偏移长度L。8.根据权利要求1所述的图像传感器，其中每一流体连接气隙具有在所述逻辑裸片到所述像素裸片之间测量的约1μm到约3μm的深度G。9.根据权利要求8所述的图像传感器，其中深度G是从所述逻辑裸片到所述像素裸片进行测量的。10.根据权利要求8所述的图像传感器，其中每一浮凸逻辑氧化物元件具有第一高度，且每一浮凸像素氧化物元件具有第二高度，所述第一高度与所述第二高度的和等于所述深度G。11.根据权利要求1所述的图像传感器，其中所述多个流体连接气隙经配置以限制热能从所述逻辑裸片到所述像素裸片的传导，且准许穿过所述多个流体连接气隙的对流。12.根据权利要求1所述的图像传感器，其中每一气隙与位于邻近的外接合件之间的至少一个空气通道流体连接，所述至少一个空气通道具有约150μm到约2000μm的宽度。13.根据权利要求1所述的图像...

【专利技术属性】
技术研发人员：胡信中，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：