半导体结构及其形成方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构包括：基底；第一导电结构，位于所述基底表面；布线层，沿垂直于所述基底的方向嵌入所述基底与所述第一导电结构之间，且所述布线层沿平行于所述基底的方向延伸出所述第一导电结构；第一插塞，沿垂直于所述基底的方向延伸，所述第一插塞的一端与所述布线层延伸出所述第一导电结构的端部电连接、另一端用于与外部电路连接。本发明专利技术解决了切割道尺寸缩小而导致的绕线不易布局的问题，避免了结构布局易违反设计原则的问题，确保了半导体结构后续测试结果的可靠性和稳定性。靠性和稳定性。靠性和稳定性。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着先进制造工艺的推进，以及为了提高晶圆的有效利用率，用于对半导体结构中的芯片进行电性测试的结构在设计上力求切割道的尺寸越来越小。电性测试结构通常包括呈阵列排布的焊盘(Pad)和位于焊盘周围的布线。所述焊盘用于进行探针测试和与外部线路电连接。然而，随着切割道尺寸的缩小，焊盘周围空间可供布线的面积缩小，增加了绕线布局难度。
[0003]为了解决这一技术问题，现有技术中所采用的方法是缩小焊盘尺寸，来增大可供布线的焊盘周边面积。虽然这种方式可以为布线提供充足的面积，但是，在进行晶圆测试的过程中，探针极易从较小尺寸的焊盘表面滑出，甚至扎到焊盘区域之外，导致WAT(Wafer Acceptance Test，晶圆验收测试)结果不稳定、可靠性低，还极易造成探针的损坏。
[0004]因此，如何改善半导体结构中的绕线结构，避免因切割道尺寸缩小导致绕线不易布局的问题，提高半导体结构测试结果的可靠性和稳定性。
专本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；第一导电结构，位于所述基底表面；布线层，沿垂直于所述基底的方向嵌入所述基底与所述第一导电结构之间，且所述布线层沿平行于所述基底的方向延伸出所述第一导电结构；第一插塞，沿垂直于所述基底的方向延伸，所述第一插塞的一端与所述布线层延伸出所述第一导电结构的端部电连接、另一端用于与外部电路连接。2.根据权利要求1所述的半导体结构，其特征在于，所述基底为衬底，所述第一导电结构包括沿第一方向间隔排列的多个焊盘；所述布线层包括位于所述基底与所述焊盘之间的若干条布线，每一所述布线的端部沿所述第一方向延伸出所述焊盘，且每一所述布线延伸出所述焊盘的端部设置有至少一所述第一插塞，所述第一方向与所述基底平行。3.根据权利要求2所述的半导体结构，其特征在于，还包括：连接层，沿垂直于所述基底的方向位于所述布线层上方且与多个所述焊盘同层设置，所述连接层的一端电连接位于一所述焊盘下方的一条布线端部的一所述第一插塞、另一端电连接另一所述焊盘。4.根据权利要求2所述的半导体结构，其特征在于，在沿第二方向上，所述焊盘在垂直于所述基底方向上的投影覆盖位于其下方的多条所述布线，所述第二方向与所述基底平行、且与所述第一方向垂直。5.根据权利要求1所述的半导体结构，其特征在于，所述基底包括衬底和位于所述衬底表面的第二导电结构，所述第一导电结构位于所述第二导电结构上方；所述布线层包括位于所述第一导电结构与所述第二导电结构之间的多条布线，每一所述布线的端部延伸出所述第一导电结构，且每一所述布线延伸出所述第一导电结构的端部设置有至少一所述第一插塞。6.根据权利要求5所述的半导体结构，其特征在于，还包括：多个第二插塞，所述第二插塞的一端电连接所述第二导电结构、另一端电连接所述第一导电结构；每一条所述布线自相邻两个所述第二插塞之间的间隙穿过。7.根据权利要求1所述的半导体结构，其特征在于，所述第一导电结构的材料为金属材料，所述布线层的材料为多晶硅材料或金属材料。8.一种半导体结构的形成方法，其特征在于，包括如下步骤：提供基底；形成布线层于所述基底表面；形成第一插塞于所述布线层的端部，所述第一插塞沿垂直于所述基底的方向延伸，用于与外部电路连接；形成第一导电结构于所述布线层之上，所述布线层形成有所述第一插塞的端部沿平行于所述基底的方向延伸出所述第一导电结构。9.根据权利要求8所述半导体结构的形成方法，其特征在于，所述基底为衬底，形成布线层于所述基底表面的具体步骤包括：
形成覆盖所述基底的第一介质层；刻蚀所...

【专利技术属性】
技术研发人员：章中杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：