移位寄存器、栅极驱动电路、显示面板以及控制方法技术

本发明专利技术公开了一种移位寄存器、栅极驱动电路、显示面板以及控制方法。移位寄存器包括输入子电路、下拉节点驱动子电路、输出子电路、降噪子电路和第一复位子电路，其中下拉节点驱动子电路包括第一接入单元、第一减压单元和第二接入单元，配置为：在第一电压信号端和上拉节点的控制下，通过第一接入单元将第一电压信号端提供的第一电压信号传输至第一下拉节点，并通过第一减压单元降低施加在第二接入单元上的电压；在上拉节点的控制下，通过第二接入单元将第二电压信号端提供的第二电压信号传输至第一下拉节点。本发明专利技术提供的移位寄存器通过设置减压单元来降低第二接入单元上的电压，提高移位寄存器电路的稳定性，进而提高GOA电路的稳定性。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路、显示面板以及控制方法
本专利技术涉及显示
，特别是涉及移位寄存器、栅极驱动电路、显示面板自己控制方法。
技术介绍
随着对显示要求的进一步提高，OxideTFT技术由于迁移率高的优势，正在逐步取代a-SiTFTLCD。但是，OxideLCD相比a-SiLCD，稳定性和良率方面较差，各大面板产商都在持续优化中。其中，8K120HzOxide等大尺寸产品对驱动电压要求较高。例如，高端TV产品均采用GatedriverOnArray(GOA)的驱动方式，以实现窄变宽显示，同时降低成本，为减小大尺寸及高分辨率带来的Gate信号衰减和delay，需要更高的驱动电压，通常GOA高电平30V以上，低电平-10V以下，对于大尺寸8k120Hz产品来说，需要的电压更高。对于IGZOTFT来说，过大的Vds电压易造成热载流子效应，导致漏电流降低，TFT失效。
技术实现思路
为了解决上述问题至少之一，本专利技术第一方面提供一种移位寄存器，包括：输入子电路，输入子电路与输入信号端、上拉节点电连接，其中输本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：/n输入子电路，所述输入子电路与输入信号端、上拉节点电连接，其中所述输入子电路配置为在所述输入信号端的控制下，将所述输入信号端提供的输入信号传输至所述上拉节点；/n下拉节点驱动子电路，所述下拉节点驱动子电路与第一电压信号端、所述上拉节点、第一下拉节点和第二电压信号端电连接；所述下拉节点驱动子电路包括第一接入单元、第一减压单元和第二接入单元，所述下拉节点驱动子电路配置为：/n在所述第一电压信号端和上拉节点的控制下，通过所述第一接入单元将所述第一电压信号端提供的第一电压信号传输至所述第一下拉节点，并通过所述第一减压单元降低施加在所述第二接入单元上的电压；在所述...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：
输入子电路，所述输入子电路与输入信号端、上拉节点电连接，其中所述输入子电路配置为在所述输入信号端的控制下，将所述输入信号端提供的输入信号传输至所述上拉节点；
下拉节点驱动子电路，所述下拉节点驱动子电路与第一电压信号端、所述上拉节点、第一下拉节点和第二电压信号端电连接；所述下拉节点驱动子电路包括第一接入单元、第一减压单元和第二接入单元，所述下拉节点驱动子电路配置为：
在所述第一电压信号端和上拉节点的控制下，通过所述第一接入单元将所述第一电压信号端提供的第一电压信号传输至所述第一下拉节点，并通过所述第一减压单元降低施加在所述第二接入单元上的电压；在所述上拉节点的控制下，通过所述第二接入单元将所述第二电压信号端提供的第二电压信号传输至所述第一下拉节点；
输出子电路，所述输出子电路与所述上拉节点、时钟信号端、所述第一下拉节点、第二电压信号端和第一输出信号端电连接；所述输出子电路配置为在所述上拉节点的控制下，将所述时钟信号端提供的时钟信号传输至所述第一输出信号端，以及在所述第一下拉节点的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一输出信号端；
降噪子电路，所述降噪子电路与所述上拉节点、所述第二电压信号端和所述第一下拉节点电连接；所述降噪子电路配置为在所述第一下拉节点的控制下，将所述第二电压信号端提供的第二电压信号传输至所述上拉节点；
第一复位子电路，所述第一复位子电路与所述上拉节点、第一复位信号端和所述第二电压信号端电连接；所述第一复位子电路配置为在所述第一复位信号端的控制下，将所述第二电压信号端提供的第二电压信号传输至所述上拉节点。


2.根据权利要求1所述的移位寄存器，其特征在于，
所述第一减压单元，配置为在所述第一电压信号端和上拉节点的控制下，与所述第二接入单元共用所述第一电压信号以降低施加在所述第二接入单元上的电压；或者
所述第一减压单元，配置为在所述第一电压信号端和上拉节点的控制下，隔断所述第一电压信号以降低所述第一电压信号施加在所述第二接入单元上的电压。


3.根据权利要求1所述的移位寄存器，其特征在于，
还包括级联子电路，所述级联子电路与所述上拉节点、所述时钟信号端、所述第一下拉节点、所述第二电压信号端和第二输出信号端电连接；所述级联子电路配置为在所述上拉节点的控制下，将所述时钟信号端提供的时钟信号传输至所述第二输出信号端，以及在所述第一下拉节点的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第二输出信号端；
和/或
所述移位寄存器还包括第二复位子电路，所述第二复位子电路与第二复位信号端、所述上拉节点和所述第二电压信号端电连接，所述第二复位子电路配置为在所述第二复位信号端的控制下，将所述第二电压信号端提供的第二电压信号传输至所述上拉节点。


4.根据权利要求3所述的移位寄存器，其特征在于，所述下拉节点驱动子电路还与第三电压信号端和第二下拉节点电连接；所述下拉节点驱动子电路还包括与所述第一接入单元对应的第三接入单元、与所述第一减压单元对应的第二减压单元和与所述第二接入单元对应的第四接入单元，所述下拉节点驱动子电路配置为：
在所述第三电压信号端和上拉节点的控制下，通过所述第三接入单元将所述第三电压信号端提供的第三电压信号传输至所述第二下拉节点，并通过所述第二减压单元降低施加在所述第四接入单元上的电压，其中，第三电压信号与第一电压信号反相；
在所述上拉节点的控制下，通过所述第四接入单元将所述第二电压信号端提供的第二电压信号传输至所述第二下拉节点。


5.根据权利要求4所述的移位寄存器，其特征在于，
所述降噪子电路还与所述第二下拉节点电连接，所述降噪子电路还配置为在所述第二下拉节点的控制下，将所述第二电压信号端提供的第二电压信号传输至所述上拉节点；
和/或
所述输出子电路还与所述第二下拉节点电连接，所述输出子电路还配置为在所述第二下拉节点的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一输出信号端；
和/或
所述级联子电路还与所述第二下拉节点电连接，所述级联子电路还配置为在所述第二下拉节点的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第二输出信号端。


6.根据权利要求4所述的移位寄存器，其特征在于，所述下拉节点驱动子电路还与所述输入信号端电连接；
所述下拉节点驱动子电路还包括与所述第二接入单元对应的第五接入单元，和/或，所述下拉节点驱动子电路还包括与所述第四接入单元对应的第六接入单元；
所述下拉节点驱动子电路配置为：在所述输入信号端的控制下，通过所述第五接入单元将所述第二电压信号端提供的第二电压信号传输至所述第一下拉节点；
和/或
在所述输入信号端的控制下，通过所述第六接入单元将所述第二电压信号端提供的第二电压信号传输至所述第二下拉节点。


7.根据权利要求1所述的移位寄存器，其特征在于，
所述输入子电路包括第一晶体管，所述第一晶体管的栅极和第一极与所述输入信号端电连接，所述第一晶体管的第二极与所述上拉节点电连接；
和/或
所述下拉节点驱动子电路包括作为第一接入单元的第二晶体管、作为第一减压单元的第三晶体管和作为第二接入单元的第四晶体管，其中
所述第二晶体管的栅极和第一极与所述第一电压信号端电连接，所述第二晶体管的第二极与所述第一下拉节点电连接；
所述第三晶体管的栅极与所述第一电压信号端电连接，所述第三晶体管的第一极与所述第一下拉节点电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接；或者所述第三晶体管的栅极与所述上拉节点电连接，所述第三晶体管的第一极与所述第一下拉节点电连接，所述第三晶体管的第二极与所述第四晶体管的第一极电连接；
所述第四晶体管的栅极与所述上拉节点电连接，所述第四晶体管的第二极与所述第二电压信号端电连接；
和/或
所述降噪子电路包括第五晶体管，所述第五晶体管的栅极与所述第一下拉节点电连接，所述第五晶体管的第一极与所述上拉节点电连接，所述第五晶体管的第二极与所述第二电压信号端电连接；
和/或
所述输出子电路包括第六晶体管、第七晶体管和电容，所述第六晶体管的栅极与所述上拉节点电连接，所述第六晶体管的第一极与所述时钟信号端电连接，所述第六...

【专利技术属性】
技术研发人员：董水浪，徐姗姗，袁广才，曹占锋，宁策，王利忠，薛大鹏，姚念琦，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11