【技术实现步骤摘要】
半导体装置封装和其制造方法
本公开总体上涉及一种半导体设备封装，并且涉及一种具有互连结构的半导体装置封装。
技术介绍
电子封装正朝着紧凑/薄封装轮廓和高可靠性发展。用于前述电子封装的封装技术包含倒装芯片球栅阵列(FCBGA)和扇出型晶圆级封装(扇出型封装)等。相比扇出型封装，FCBGA的传导损耗较低(并且因此，可靠性较高)，但厚度较大(例如，厚度大于1800微米(μm))并且线/空间(L/S)宽度较大(例如，L/S宽度等于或大于25μm/25μm)。另一方面，扇出型封装较薄(例如，厚度小于600微米(μm))并且可以拥有高密度细间距连接(例如，L/S宽度等于或小于5μm/5μm)以容置更多I/O引脚。然而，细线的宽度较窄，由此可能引起较高的直流(DC)传导损耗(例如，插入损耗)。最后，在最终的封装产品中，插入损耗可能引起信号失真并且产生可靠性问题。
技术实现思路
在一或多个实施例中，一种半导体装置封装包含：介电层；第一导电层，所述第一导电层穿透所述介电层；以及接地结构，所述接地结构安置在所述介电层内且与所...
【技术保护点】
1.一种半导体装置封装，其包括：/n介电层，所述介电层具有第一表面和与所述第一表面相对的第二表面；/n第一导电层，所述第一导电层穿透所述介电层，所述第一导电层具有第一部分和连接到所述第一部分的第二部分，所述第一部分的宽度大于所述第二部分的宽度；以及/n接地结构，所述接地结构安置在所述介电层内且与所述第一导电层相邻。/n
【技术特征摘要】
20191004 US 16/593,8841.一种半导体装置封装，其包括：
介电层，所述介电层具有第一表面和与所述第一表面相对的第二表面；
第一导电层，所述第一导电层穿透所述介电层，所述第一导电层具有第一部分和连接到所述第一部分的第二部分，所述第一部分的宽度大于所述第二部分的宽度；以及
接地结构，所述接地结构安置在所述介电层内且与所述第一导电层相邻。
2.根据权利要求1所述的半导体装置封装，其中所述第一导电层的所述第二部分从所述介电层的所述第一表面穿透到所述介电层的所述第二表面，并且所述第一导电层的所述第一部分从所述介电层暴露且安置在所述介电层的所述第一表面上。
3.根据权利要求1所述的半导体装置封装，其中所述第一导电层的所述第一部分安置在所述介电层内且与所述介电层的所述第二表面相邻，并且所述第一导电层的所述第二部分安置在所述介电层内且在所述第一导电层的所述第一部分上。
4.根据权利要求1所述的半导体装置封装，其中所述第一导电层进一步包含第三部分，所述第三部分连接到所述第二部分，所述第一部分和所述第三部分连接到所述第二部分的相反侧，并且所述第三部分的宽度大于所述第二部分的宽度。
5.根据权利要求4所述的半导体装置封装，其中所述第一导电层的所述第一部分从所述介电层暴露且安置在所述介电层的所述第一表面上，并且所述第三部分安置在所述介电层内且与所述介电层的所述第二表面相邻。
6.根据权利要求1所述的半导体装置封装，其进一步包括：
第二导电层，所述第二导电层穿透所述介电层，所述第二导电层被安置成与所述第一导电层相邻且与所述第一导电层间隔开，所述第二导电层具有第一部分和连接到所述第一部分的第二部分，所述第一部分的宽度大于所述第二部分的宽度。
7.根据权利要求6所述的半导体装置封装，其中所述第一导电层和所述第二导电层被配置成传输差分信号。
8.根据权利要求1所述的半导体装置封装，其中所述第一部分的所述宽度与所述第二部分的所述宽度的比率为约1.5到约4.0。
9.根据权利要求1所述的半导体装置封装，其进一步包括：
电子组件，所述电子组件安置在所述介电层之上，所述电子组件具有一端点，所述端点电连接到所述第一导电层的所述第二部分的与所述第一导电层的所述第一部分间隔开的一部分。
10.一种半导体装置封装，其包括：
介电层，所述介电层具有第一表面和与所述第一表面相对的第二表面；
第一导电层，所述第一导电层安置在所述介电层内且在所述介电层的所述第一表面与所述第二表面之间延伸，所述第一导电层的宽度范围为约0.5微米(μm)到约10.0μm；
电子组件，所述电子组件安置在所述介电层之上，所述电子组件具有电连接到所述第一导电层的一端点；以及
第一接地结构，所述第一接地结构安置在所述介电层内且与所述第一导电层相邻。
11.根据权利要求10所述的半导体装置封装，其进一步包括：
第二导电层，所述第二导电层与所述第一导电层相邻且与所述第一导电层间隔开，所述第二导电层的宽度与所述第一导电层的宽度基本上相同。
12.根据...
【专利技术属性】
技术研发人员：吴柏毅，王陈肇，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。